怀特电子设计
16Mx64同步DRAM
特点
高频= 100 ， 125 ， 133MHz的
包装：
• 219塑料球栅阵列（ PBGA ） ， 21× 21毫米
单3.3V ± 0.3V电源
完全同步;所有注册的积极信号
系统时钟周期的边缘
内部流水线操作;列地址可以是
改变了每个时钟周期
内部银行隐藏行存取/预充电
可编程突发长度为1,2,4,8或整页
8,192刷新周期
商用，工业和军用温度
范围
组织为16M ×64
•用户CON连接可配置为2× 16M ×32和4× 16M
x 16
重量： WEDPN16M64V - XB2X - 2.0克典型
WEDPN16M64V-XB2X
概述
在128MByte （1GB ） SDRAM是高速CMOS ，
动态随机存取，内存使用4个芯片包含
268435456位。每个芯片内部CON连接gured作为
四银行的DRAM ，具有同步接口。每
该芯片的67,108,864位银行的组织结构8,192行
由512列16位。
读取和写入访问到SDRAM是迸发
ORI耳鼻喉科版;存取开始在一个选定的位置和
持续的地点在一个亲编程号码
一个programmedsequence 。访问开始时的
寄存器是一个积极的COM命令的茶灰，然后将其
其次是读或写命令。地址
注册与激活命令位是
用于选择和行要访问（ BA0 ， BA1
选择银行; A0-12选择行） 。地址位
在读或写命令注册重合
用于选择的起始列位置
突发存取。
在SDRAM提供了可编程的读或写
的1，2， 4或8的位置，或在整页的突发长度，以
一阵终止选项。自动预充电功能
可被使能，以提供一个自定时行预充电该
开始在脉冲串序列的末端。
1GB的SDRAM采用内部流水线结构
以实现高速操作。此架构是
与预取的架构中的2n规则兼容的，但
这也让列地址在每次改变
时钟周期，实现了高速的，完全的随机访问。
预充电一个存储在访问其他的一个
三家银行将隐藏预充电周期，并提供
无缝的，高速的，随机存取操作。
好处
58 ％的空间节省
减少了部件数量
减少布线长度，以更低的寄生
电容
适用于喜可靠性的应用
层压板插最佳匹配TCE
可升级至32M ×64密度
(W332M64V-XBX)
*本产品如有变更，恕不另行通知。
分立方案
实际尺寸
21
WEDPN16M64V-XB2X
21
S
A
V
I
N
G
S
58%
区域
2005年1月
第1版
4× 265毫米
2
= 1060mm
2
1
441mm
2
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
