怀特电子设计
WEDPN16M64VR-XB2X
16MX64注册了的同步DRAM
特点
注册总线速度的提升服务表现
• 100 ， 125 ， 133MHz的
包装：
• 219塑料球栅阵列（ PBGA ） ， 25 x 25mm的
单3.3V ± 0.3V电源
完全同步;所有注册的积极信号
系统时钟周期的边缘
内部流水线操作;列地址可以是
改变了每个时钟周期
内部银行隐藏行存取/预充电
可编程突发长度为1,2,4,8或整页
8,192刷新周期
商用，工业和军用温度
范围
组织为16M ×64
•用户CON连接gureable为2× 16M ×32
重量： WEDPN16M64VR - XB2X - 2.5克
典型
概述
在128MByte （1GB ） SDRAM是高速CMOS ，
动态随机存取，内存使用4个芯片包含
268435456位。每个芯片内部CON连接gured作为
四银行的DRAM ，具有同步接口。每
该芯片的67,108,864位银行的组织结构8,192行
由512列16位。该MCP还集成
2个16位通用总线驱动程序输入控制信号
和地址。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和被访问的行（ BA0 ， BA1选择银行; A0〜
12选择行） 。地址位重合注册
用READ或WRITE命令被用来选择
开始为突发访问列位置。
在SDRAM提供了可编程的读或写
的1，2， 4或8的位置，或在整页的突发长度，以
一阵终止选项。自动预充电功能
可被使能，以提供一个自定时行预充电该
开始在脉冲串序列的末端。
1GB的SDRAM采用内部流水线结构
以实现高速操作。此架构是
与预取的架构中的2n规则兼容的，但
这也让列地址在每次改变
时钟周期，实现了高速的，完全的随机访问。
预充电一个存储在访问其他的一个
三家银行将隐藏预充电周期，并提供
无缝的，高速的，随机存取操作。
1GB的SDRAM设计了3.3V ，低功耗运行
内存系统。自动刷新模式设置，沿
以节电，省电模式。
所有输入和输出都是LVTTL兼容。 SDRAM的报价
在DRAM经营业绩取得重大进展，
包括能够同步地在一个较高的脉冲串数据
数据速率与自动列地址的产生，
以内部银行之间交错的能力
隐藏预充电时间和能力，以随机
在更换过程中的地址栏在每个时钟周期
突发存取。
好处
51 ％的空间节省
17 ％的I / O减少
减少了部件数量
减少布线长度，以更低的寄生
电容
内存控制器/ PCI无缝连接
桥
适用于喜可靠性的应用
*本产品如有变更，恕不另行通知。
2005年1月
第0版
1
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
