怀特电子设计
8Mx64同步DRAM
特点
高频= 100 ， 125 ， 133MHz的
包装：
• 219塑料球栅阵列（ PBGA ） ， 21× 21毫米
单3.3V ± 0.3V电源
无缓冲
完全同步;所有信号在上升沿注册
系统时钟周期
内部流水线操作;列地址可以被改变
每一个时钟周期
内部银行隐藏行存取/预充电
可编程突发长度为1,2,4,8或整页
4096刷新周期
商用，工业和军用温度范围
组织为8M ×64
•用户刀豆网络可配置为2× 800万×32或
4× 8M ×16
重量： WEDPN8M64V - XB2X - 2克典型
WEDPN8M64V-XB2X
概述
在64MByte （512MB ） SDRAM是高速CMOS ，
使用4芯片包含动态随机存取存储器
134217728位。每个芯片内部CON连接gured作为
四银行的DRAM ，具有同步接口。每
该芯片的33554432位银行的组织结构4096行
由512列16位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和被访问的行（ BA0 ， BA1选择银行; A0〜
11选择行） 。地址位重合注册
用READ或WRITE命令被用来选择
开始为突发访问列位置。
在SDRAM提供了可编程的读或写
的1，2， 4或8的位置，或在整页的突发长度，以
一阵终止选项。自动预充电功能
可被使能，以提供一个自定时行预充电该
开始在脉冲串序列的末端。
512MB的SDRAM采用内部流水线结构
以实现高速操作。此架构是
与预取的架构中的2n规则兼容的，但
这也让列地址在每次改变
时钟周期，实现了高速的，完全的随机访问。
预充电一个存储在访问其他的一个
三家银行将隐藏预充电周期，并提供
无缝的，高速的，随机存取操作。
好处
58 ％的空间节省
减少了部件数量
减少布线长度，以降低寄生电容
层压板插最佳匹配TCE
适用于喜可靠性的应用
可升级至16M ×64密度（ WEDPN16M64V - XB2X ）
*本产品如有变更，恕不另行通知。
分立方案
11.9
实际尺寸
21
22.3
WEDPN8M64V-XB2X
21
S
A
V
I
N
G
S
58%
区域
2005年1月
第2版
4× 265毫米
2
= 1060mm
2
1
441mm
2
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
