WCSS0232V1P
修订日期： 2002年2月7日
WCSS0232V1P
64K ×32的同步流水线高速缓存RAM
特点
•支持133 -MHz的总线奔腾和PowerPC ™
零等待状态操作
•完全注册的输入和输出管线
手术
• 64K ×32个通用I / O架构
•单3.3V电源
•快速时钟到输出时间
- 4.2纳秒（ 133 - MHz器件）
- 5.5纳秒（ 100 - MHz器件）
- 7.0纳秒（ 75 - MHz器件
•用户可选的突发计数器支持英特尔®
奔腾交错或线性突发序列
•独立的处理器和控制器地址选通
•同步自定时写
•异步输出使能
•符合JEDEC标准的100引脚排列TQFP
• “ZZ”睡眠模式选项和停止时钟选项
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。所有数据输出通过
输出寄存器的时钟的上升沿来控制。 MAX-
从时钟上升imum存取延迟为4.2纳秒（ 133 -MHz的
装置） 。
该WCSS0232V1P支持或者交错突发SE-
quence使用的Intel Pentium处理器或线性猝发
序所使用的处理器，如PowerPC的。该
脉冲串序列是通过MODE引脚选择。访问
可以断言无论是处理器的地址启动
频闪（ ADSP ）或控制器地址选通（ ADSC ）在
时钟的上升。通过突发序列晋升地址
由ADV输入控制。 2位片上环绕
突发计数器捕获所述第一地址中的脉冲串序列
并自动递增地址的休息
突发存取。
字节写操作均合格的四个字节写入
选择（ BW
[3:0]
）输入。全局写使能（ GW ）覆盖
所有写字节输入和写入数据到所有的四个字节。所有的写操作
带有片上同步自定时写税务局局长的进行
cuitry 。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（OE ）为方便银行SE-
经文和输出三态控制。为了提供prop-
在深度扩展器的数据， OE是在第一屏蔽
从取消选择状态，当出现一个读周期的时钟。
功能说明
该WCSS0232V1P是3.3V ， 64K 32同步用户喉─
内衬缓存SRAM设计，支持零等待状态节
继发缓存以最小的胶合逻辑。
逻辑框图
CLK
ADV
ADSC
ADSP
A
[15:0]
GW
BWE
BW
3
BW
2
BW
1
模式
(A
[1:0]
) 2
BURST Q
0
CE计数器
Q
1
CLR
Q
地址
CE注册
D
D
DQ [31:24 ]问
BYTEWRITE
注册
14
16
16
14
64KX32
内存
ARRAY
ð DQ [23:16 ]问
BYTEWRITE
注册
D
Q
DQ [15：8 ]
BYTEWRITE
注册
Q
DQ [7：0 ]
BYTEWRITE
注册
D
BW
0
CE
1
CE
2
CE
3
32
32
D
ENABLE Q
CE注册
CLK
D
Q
使能延迟
注册
CLK
产量
注册
CLK
输入
注册
CLK
OE
ZZ
睡觉
控制
DQ
[31:0]
Intel和Pentium是Intel Corporation的注册商标。
PowerPC是IBM公司的注册商标。
2002年2月7日
WEIDA [ WEIDA SEMICONDUCTOR, INC. ]
