W25Q64BV
8.1
封装类型
W25Q64BV在8引脚塑料208密耳SOIC宽提供（包代码SS）和8×6毫米WSON
（包代码ZE）在图1a中，和图1b分别如图所示。 300万8引脚PDIP是另一种选择
软件包选择（图1c） 。该W25Q64BV还提供16引脚塑料300密耳SOIC宽
如图1d中（包代码，SF） 。包图和尺寸示出在结束时
将该数据资料。
8.2
片选（ / CS ）
在SPI片选（ / CS ）引脚可启用和禁用设备操作。当/ CS为高电平时，器件
取消和串行数据输出（ DO或IO0 ， IO1 ， IO2 ， IO3 ）引脚处于高阻抗。当
取消选择，设备的功耗将在备用的水平，除非内部擦除，编程或
状态寄存器周期正在进行中。当/ CS被拉低该设备将被选中，电力
消耗将增加至活性水平与指示可以写入和从所述读出的数据
装置。上电后， / CS必须从高过渡到低之前，新指令将被接受。
在/ CS输入必须跟踪在上电时VCC电源电平（见“写保护”和图31 ） 。如果
需要上/ CS上的上拉电阻可以被用来实现此目的。
8.3
串行数据输入，输出和IO （ DI ，DO和IO0 ， IO1 ， IO2 ， IO3 ）
该W25Q64BV支持标准的SPI，双SPI和四路SPI操作。标准的SPI指令使用
单向的DI （输入）引脚串行写指令，地址或数据到设备上的上升
串行时钟（CLK）输入引脚的边缘。标准SPI还使用了单向的DO （输出）来读取
从下降沿信号CLK的设备的数据或状态。
双路和四路SPI指令使用双向IO引脚串行写指令，地址或
数据到设备上的CLK的上升沿和读取的下降沿从设备的数据或状态
CLK 。四路SPI指令需要非易失性四路使能位（ QE ）的状态寄存器- 2进行设置。
当QE = 1 / WP引脚变为IO2和/ HOLD引脚变为IO3 。
8.4
写保护（ / WP ）
写保护（ / WP ）引脚可用于防止状态寄存器被写入。在使用
与结合状态寄存器的块保护（美国证券交易委员会，结核病， BP2 ， BP1和BP0 ）位和状态
寄存器保护（ SRP ）位，它的一部分或整个存储器阵列可以是硬件保护。在/ WP
引脚为低电平有效。当状态的QE位寄存器- 2设置为四I / O时， / WP引脚（硬件写
保护）功能不可用，因为这个引脚用于IO2 。参看图1a ， 1b，1c和1d中的销
四I / O操作的配置。
8.5
保持（ / HOLD ）
该/ HOLD引脚允许同时积极选择的设备被暂停。当/ HOLD被拉低，
而/ CS为低时， DO引脚将处于高阻抗，在DI和CLK引脚上的信号将被忽略
（无关） 。当/ HOLD拉高，设备操作就可以恢复。该/ HOLD功能可以
有用，当多个设备共享同一个SPI信号。该/ HOLD引脚为低电平有效。当
状态的QE位寄存器- 2设置为四I / O时， / HOLD引脚功能不可用，因为该引脚为
用于IO3 。见图1A -D为四I / O操作的引脚配置。
8.6
串行时钟（CLK ）
SPI串行时钟输入（ CLK）引脚提供了串行输入和输出操作的时序。 （ "See SPI
Operations" ）
出版日期： 2010年7月8日
版本E
-9-
WINBOND [ WINBOND ]
