W25X10 ， W25X20 ， W25X40 ， W25X80
9.功能描述
9.1
SPI操作
9.1.1 SPI模式
该W25X10 / 20 /40/ 80至一个SPI兼容总线组成的四个信号被访问：串行
时钟（ CLK ） ，片选（ / CS ） ，串行数据输入/输出（ DIO ）和串行数据输出（ DO ） 。两个SPI
总线操作模式0 （ 0,0）和3 （ 1,1）的支持。模式0和之间的主要区别
模式3是关于CLK信号的正常状态时， SPI总线主机在待机和数据
没有被传输到所述串行闪存。为模式0 CLK信号通常是低的。模式3的
CLK信号是常高。在这两种情况下的数据输入在DIO引脚被采样的上升沿
在CLK 。在DO和DIO引脚的数据同步输出CLK的下降沿。
9.1.2双输出的SPI
该W25X10 / 20 /八十○分之四十○支持双输出操作使用“快速阅读与双输出”的时候
（3B十六进制）的指令。此功能允许将数据从串行Flash存储器传送两倍
率可能与标准的SPI 。该指令适用于快速从网上下载的代码
闪到上电时（代码阴影）或RAM的应用程序缓存的代码段到RAM
用于执行。双输出功能，只需允许SPI输入引脚也可以作为输出
在这个指令。所有其他的操作使用标准SPI接口与单个输出信号。
9.1.3保持功能
的/ HOLD信号允许W25X10 / 20 /八十○分之四十〇操作，同时正在积极选择暂停
（当/ CS为低电平） 。该/ HOLD功能可在情况下， SPI数据和时钟信号有用
与其他设备共享。例如，考虑一下如果页面缓存仅部分写入时
优先级的中断需要使用SPI总线。在这种情况下， /保持功能可以保存的状态
的指令和在缓冲器中的数据，以便编程可以恢复它离开的地方，一旦总线是
再次可用。
要启动/ HOLD状态，设备必须与/ CS为低电平来选择。 A / HOLD条件将
激活的/ HOLD信号的下降沿，如果在CLK信号已经是低电平。如果CLK不
已经很低了/ HOLD条件将CLK的下一个下降沿后激活。该/ HOLD条件
将终止的/ HOLD信号的上升沿，如果在CLK信号已经是低电平。如果CLK不
已经很低了/ HOLD条件将CLK的下一个下降沿后终止。
在A / HOLD条件下，串行数据输出（ DO ）是高阻抗，以及串行数据
输入/输出（ DIO）和串行时钟（CLK ）被忽略。片选（ / CS ）信号应保持
有效（低电平）用于/ HOLD操作的全部持续时间，以避免重置的内部逻辑状态
装置。
-9-
出版日期： 2007年6月21日
L修订版
WINBOND [ WINBOND ]
