初步W83194R - 37 / -58
8.3.2寄存器1 ： CPU ， 48/24 MHz时钟寄存器（ 1 =有效， 0 =无效） ，继续
位
3
2
1
0
@PowerUp
1
1
1
1
针
40
41
43
44
描述
CPUCLK3 （有效/无效）
CPUCLK2 （有效/无效）
CPUCLK1 （有效/无效）
CPUCLK0 （有效/无效）
8.3.3寄存器2 ： PCI时钟寄存器（ 1 =有效， 0 =无效）
位
7
6
5
4
3
2
1
0
@PowerUp
x
1
1
1
1
1
1
1
针
-
7
15
14
12
11
10
8
版权所有
PCICLK_F （有效/无效）
AGP0 （有效/无效）
PCICLK4 （有效/无效）
PCICLK3 （有效/无效）
PCICLK2 （有效/无效）
PCICLK1 （有效/无效）
PCICLK0 （有效/无效）
描述
8.3.4寄存器3 ： SDRAM时钟寄存器（ 1 =有效， 0 =无效）
位
7
6
5
4
3
2
1
0
@PowerUp
1
1
1
1
1
1
1
1
针
28
29
31
32
34
35
37
38
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
8.3.5寄存器4 ：附加SDRAM时钟寄存器（ 1 =有效， 0 =无效）
位
7
6
@PowerUp
x
x
针
-
-
版权所有
版权所有
描述
-9-
出版日期： 1999年4月
修订版A1
WINBOND [ WINBOND ]
