W986432AH
512K
×
4银行
×
32位SDRAM
概述
W986432AH是一个高速的同步动态随机存取存储器（SDRAM） ，组织成
512K字
×
4银行
×
32位。采用流水线架构和0.20
µm
工艺技术，
W986432AH提供每秒（-55 ）到732M字节的数据带宽。对于不同
应用程序， W986432AH被分成4速度等级： -55 ， -6 ， -7和-8 。
访问到SDRAM是突发式。在一个页面上连续的存储位置可以是
在一个脉冲串长度为1，2 ，4，8或整页时，组和行被选中的主动访问
命令。列地址是由突发的SDRAM内部计数器自动生成
操作。随机读取的列，也可以通过在每一个时钟周期提供其地址。该
多个银行的特性使内部银行之间交错隐藏预充电时间。
通过具有可编程的模式寄存器，系统可以改变脉冲串的长度，延迟周期
交错或顺序突发最大限度地发挥其性能。 W986432AH是理想的主存
高性能的应用。
特点
•
•
•
•
•
•
•
3.3V ± 0.3V电源
524288字
×
4银行
×
32位组织
自动刷新和自刷新
CAS延迟： 2和3
突发长度：1 ，2，4 ，8，和全页
顺序和交织突发
突发读取单一写操作
•
•
•
•
•
•
通过DQM字节的数据可控
掉电模式
自动预充电和预充电控制
4K刷新周期/ 64毫秒
接口： LVTTL
封装在86引脚TSOP II ， 400万 - 0.50
引脚配置
DQM1
DQM3
DQ15
DQ14
DQ13
DQ12
DQ11
DQ10
DQ31
DQ30
DQ29
DQ28
DQ27
DQ26
DQ25
DQ24
45
42
DQ23
V
CC
Q
V
CC
Q
V
CC
Q
V
CC
Q
V
SS
Q
V
SS
Q
V
SS
Q
V
SS
Q
DQ9
DQ8
CKE
CLK
V
SS
V
SS
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
VSSQ
A10/AP
DQM0
DQM2
V
CC
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
VCC
VCC
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CAS
RAS
V
CC
Q
V
SS
Q
V
CC
Q
V
SS
Q
V
SS
Q
-1-
出版日期： 1999年12月
修订版A1
V
CC
Q
V
CC
Q
V
CC
BS0
BS1
NC
CS
NC
WE
NC
A0
A1
A2
43
2
3
4
5
6
7
8
1
9
44
V
SS
V
ss
NC
NC
NC
NC
A9
A8
A7
A6
A5
A4
A3
WINBOND [ WINBOND ]
