WM8718
主时钟时序
t
MCLKL
MCLK
t
MCLKH
t
MCLKY
生产数据
图1主时钟时序要求
测试条件
AVDD = 5V , DVDD = 3.3V , AGND , DGND = 0V ,T
A
= +25
o
C, FS = 48kHz的, MCLK = 256fs除非另有说明。
参数
主时钟时序信息
MCLK主时钟脉冲宽度高
MCLK主时钟脉冲宽度低
MCLK主时钟周期时间
MCLK占空比
t
MCLKH
t
MCLKL
t
MCLKY
13
13
26
40:60
60:40
ns
ns
ns
符号
测试条件
民
典型值
最大
单位
数字音频接口时序
t
BCH
BCKIN
t
BCY
t
BCL
LRCIN
t
DS
DIN
t
DH
t
LRH
t
LRSU
图2数字音频数据时序
测试条件
o
AVDD = 5V , DVDD = 3.3V , AGND , DGND = 0V ,T
A
= 25 ℃, FS = 48kHz的, MCLK = 256fs除非另有说明。
参数
BCKIN周期时间
BCKIN脉冲宽高
BCKIN脉冲宽度低
LRCIN设置时间到
BCKIN上升沿
LRCIN的保持时间
BCKIN上升沿
DIN建立时间来BCKIN
上升沿
DIN保持时间从BCKIN
上升沿
符号
t
BCY
t
BCH
t
BCL
t
LRSU
t
LRH
t
DS
t
DH
测试条件
民
40
16
16
8
8
8
8
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
音频数据输入时序信息
w
PD版本4.1 2004年3月
8