初步的技术数据
WM8737L
信号的时序要求
系统时钟时序
t
MCLKL
MCLK
t
MCLKH
t
MCLKY
图1系统时钟时序要求
测试条件
DBVDD = 3.3V , DCVDD = 1.42〜 3.6V , DGND = 0V ,T
A
= +25
o
C,从模式FS = 48kHz的, MCLK = 256fs , 24位数据,除非
另有说明。
参数
系统时钟时序信息
MCLK系统时钟脉冲宽度高
MCLK系统时钟脉冲宽度低
MCLK系统时钟周期时间
符号
T
MCLKL
T
MCLKH
T
MCLKY
民
13
13
26
典型值
最大
单位
ns
ns
ns
音频接口时序 - 主模式
BCLK
(输出)
t
DL
ADCLRC
(输出)
t
DDA
ADCDAT
图2数字音频数据时序 - 主机模式(控制接口)
测试条件
DBVDD = 3.3V , DCVDD = 1.42〜 3.6V , DGND = 0V ,T
A
= +25
o
C,从模式, FS = 48kHz的, MCLK = 256fs , 24位数据,除非
另有说明。
参数
音频数据输入时序信息
从BCLK下降沿ADCLRC传播延迟
从BCLK下降沿ADCDAT传播延迟
t
DL
t
DDA
0
0
10
10
ns
ns
符号
民
典型值
最大
单位
音频接口时序 - 从模式
t
BCH
BCLK
t
BCY
t
BCL
ADCLRC
t
DD
ADCDAT
t
LRH
t
LRSU
图3数字音频数据时序 - 从模式
w
AI版本3.0 2004年5月
11