WM8762
生产数据
主时钟时序
t
MCLKL
MCLK
t
MCLKH
t
MCLKY
图1主时钟时序要求
测试条件
o
VDD = 5V , GND = 0V ,T
A
= 25 ℃, FS = 48kHz的, MCLK = 256fs除非另有说明。
参数
系统时钟时序信息
MCLK主时钟脉冲宽度高
MCLK主时钟脉冲宽度低
MCLK主时钟周期时间
MCLK占空比
从MCLK停止电源的时间
下来。
t
MCLKH
t
MCLKL
t
MCLKY
8
8
20
40:60
1.5
60:40
12
µs
ns
ns
ns
符号
测试条件
民
典型值
最大
单位
数字音频接口
t
BCH
BCKIN
t
BCY
t
BCL
LRCIN
t
DS
DIN
t
DH
t
LRH
t
LRSU
图2数字音频数据时序
测试条件
VDD = 5V , GND = 0V ,T
A
= +25
o
C, FS = 48kHz的, MCLK = 256fs除非另有说明。
参数
音频数据输入时序信息
BCKIN周期时间
BCKIN脉冲宽高
BCKIN脉冲宽度低
LRCIN建立时间为BCKIN上涨
EDGE
从BCKIN LRCIN上升保持时间
EDGE
DIN建立时间来BCKIN上升沿
DIN保持时间从BCKIN上升沿
t
BCY
t
BCH
t
BCL
t
LRSU
t
LRH
t
DS
t
DH
40
16
16
8
8
8
8
ns
ns
ns
ns
ns
ns
ns
符号
测试条件
民
典型值
最大
单位
w
PD版本4.2 2006年7月
7