X88C75 SLIC
®
E
2
授权服务中心） 。块保护CON-
成形被存储在一个非易失性寄存器，以确保
该配置数据将保持后的
设备掉电。
该X88C75写控制输入端，作为外部
在完成先前启动页面的控制
负载循环。
该X88C75还采用了行业标准的5V ê
2
如字节或页写模式记忆特性
和触发位投票。
读
前高后在ALE低过渡锁存地址;
该数据将在AD引脚输出后，无论是
RD
or
PSEN
变低（吨
RDLV
).
写
写被锁定的地址进行
ALE下降的边缘。该
WR
正在为低电平之后
有效数据被呈现在AD
0
-AD
7
销。该
数据将被锁存到X88C75的上升沿
of
WR 。
页写操作
该X88C75支持页面模式写操作。这
允许微控制器写入从1到32
数据到X88C75的字节。中的每一单个的写
页写操作必须符合字节写
定时要求。的下降沿
WR
启动
计时器延迟内部编程周期为100μs ：
因此，每一个连续的写操作必须开始
内写入的最后一个字节的为100μs 。波形
第4页上示出的顺序和定时
要求。
引脚说明
引脚名称
RESET
PSEN
STRA ， STRB
I / O
I
I
I / O
描述
RESET用于初始化静态内部寄存器和具有在E没有影响
2
内存操作
系统蒸发散。默认的活性水平是高的，但它可以在EEM的寄存器进行重新配置。
Ë内容
2
存储器可以通过降低被读
PSEN
并同时持有
RD
和
WR
HIGH 。该
然后，设备在数据总线上放置（公元
7
-AD
0
） E的含量
2
存储在锁存的地址。
在STRA控制端口A和STRB控制端口B将端口配置为输入，一个有效的
在他们的选通引脚转换将在端口输入锁存到其端口数据寄存器中的数据存在
销。写入到输出端口的数据寄存器产生一固定宽度的脉冲在其对应
选通引脚。在输出引脚提供的输出数据保持有效，直到下一个数据被写入到
输出端口数据寄存器。
端口A的I / O线的输出驱动器可以被配置为CMOS或使用漏极开路
在CR AWO位。在I / O方向位（ DIRA ）的CR用于选择端口AI / O模式。
端口B的I / O线的输出驱动器可以被配置为CMOS或使用漏极开路
在CR BWO位。在I / O方向位（ DIRB ）的CR用于选择BI / O端口模式。
非复用的高位地址总线输入的地址高字节。
复低位地址和数据总线。当ALE使得高地址锁存
到低电平的转换。
在一个字节/页写周期
WR
为低电平时
RD
保持高电平，数据被放置在
的数据总线。的上升沿
WR
将数据锁存到器件中。
该
RD
输入为低电平有效，用来读取或者电子内容
2
存储器或SFR在
锁存地址。两
PSEN
和
WR
信号必须HIGH期间举行
RD
对照读
操作。
该
IRQ
为漏极开路输出。它可以被配置为发信号锁存的新数据到任何的
端口和/或完成的E
2
内存内部写周期。
WC
输入有在写周期保持低电平。它可以被永久地连接到高电平，以
禁用写入到E
2
内存。服用
WC
以T HIGH之前
BLC
（为100μs ，从最后的时间延迟
写周期到内部编程周期的开始）将抑制写操作。
设备选择（ CE ）是低电平有效输入。这个信号已经被断言之前ALE高到
低的跳变，以便产生一个有效的内部设备选择信号。持此引脚为高电平，
ALE为低电平将器件置于待机模式。港口停留在任何时刻。
地址锁存使能输入用于锁存当前的地址线A上的地址
15
–A
8
和
AD
7
-AD
0
到器件中。该地址时， ALE转换从高电平变为低电平锁存。
2887 PGM T01.1
PA
7
-PA
0
PB
7
-PB
0
A
15
–A
8
AD
7
-AD
0
WR
RD
I / O
I / O
I
I / O
I
I
IRQ
WC
O
I
CE
I
ALE
I
3
XICOR [ XICOR INC. ]
