R
的Spartan- IIE FPGA系列：DC和开关特性
上电的要求
斯巴达
®
-IIE FPGA需要的最小电源电流
I
CCPO
被提供至V
CCINT
对于一个成功的线
上电。如果有更多的电流可用， FPGA可CON组
庙比我多
CCPO
分，虽然这不能不利地
影响可靠性。
最大限制我
CCPO
未指定。要小心，当
使用折返/撬棍用品和保险丝。因此能够
控制I的大小
CCPO
通过限制供应电流
提供给FPGA 。下面的行程A级限流会
避免无意中激活过电流保护税务局局长
cuits 。
民
(1)
PCN后
(2)
前
PCN
(2)
XC2S400E - XC2S600E
产业
XC2S50E - XC2S300E
PCN后
(2)
前
PCN
(2)
XC2S400E - XC2S600E
T
CCPO
V
CCINT(3,4)
斜坡时间
PCN后
(2)
PCN前
(2)
I
HSPO
上电期间，在每个引脚的交流电流
热插拔应用程序时，
V
IN
＆ GT ; V
CCO
+ 0.4V ;持续时间为10ns <
PCN后
(2)
300
500
500
500
2
700
500
2
-
典型值
-
-
-
-
-
-
-
-
±60
最大
-
-
-
-
-
-
-
50
-
单位
mA
mA
mA
mA
A
mA
μs
ms
μA
符号
I
CCPO
总V
CCINT
电源电流
上电过程中所需的
描述
广告
XC2S50E - XC2S300E
注意事项：
1.我
CCPO
要求适用于很短的时间（通常只有几毫秒）时， V
CCINT
坡道从0到1.8V 。
产品变更通知PCN 2002-05建成后2设备（见
提高电的要求。设备
在PCN之后有一个“T”的日期代码为前面提到的PCN 。注意， XC2S150E ， XC2S400E和XC2S600E
总是有这样的标志。在PCN之前的设备有一个“S”的日期代码的前面。需要注意的是对PCN之前设备是
与V测
CCINT
和V
CCO
同时通电。
3.加减速时间是从GND测量到1.8V在满载板。
4. V
CCINT
上电过程中的负方向一定不能沾。
5. I / O都不能保证被禁用，直到V
CCINT
被施加。
6.有关设计，以满足电规格的更多信息，请参考应用笔记
DC输入和输出电平
值V
IL
和V
IH
被推荐的输入电压。
值V
OL
和V
OH
可以保证输出电压
在推荐工作条件。唯一入选
标准进行测试。这些被选择，以确保所有
输入/输出
标准
LVTTL
(1)
LVCMOS2
LVCMOS18
PCI ， 3.3V
GTL
GTL +
V
IL
五，分
–0.5
–0.5
–0.5
–0.5
–0.5
–0.5
V，最大
0.8
0.7
35% V
CCO
30% V
CCO
V
REF
– 0.05
V
REF
– 0.1
五，分
2.0
1.7
65% V
CCO
50% V
CCO
V
REF
+ 0.05
V
REF
+ 0.1
V
IH
V，最大
3.6
2.7
1.95
V
CCO
+ 0.5
3.6
3.6
标准满足他们的要求。选择的标准
在最小V进行测试
CCO
与相应的余
OL
我
OH
显示电流。其它标准样品进行测试。
V
OL
V，最大
0.4
0.4
0.4
10% V
CCO
0.4
0.6
V
OH
五，分
2.4
1.9
V
CCO
– 0.4
90% V
CCO
-
-
I
OL
mA
24
12
8
注（ 2 ）
40
36
I
OH
mA
–24
–12
–8
注（ 2 ）
-
-
DS077-3 （ V2.3 ） 2008年6月18日
产品speci fi cation
33
XILINX [ XILINX, INC ]
