0
R
的Virtex -II 1.5V
现场可编程门阵列
0
0
DS031-1 （ V1.7 ） 2001年10月2日
先期产品技术说明
的Virtex摘要
®
-II特点
•
•
业界首个平台FPGA解决方案
IP -沉浸™架构
- 密度从40K至800万系统门
- 420 MHz的内部时钟速度（高级数据）
- 840+ Mb / s的I / O（高级数据）
SelectRAM ™存储器层次结构
- 真双端口RAM ™ 18 - Kbit的块3兆
SelectRAM资源
- 高达1.5 MB的分布式SelectRAM资源
- 高性能的接口的外部存储器
·
DDR- SDRAM接口
·
FCRAM接口
·
QDR ™ -SRAM接口
·
适马RAM接口
算术函数
- 专用18位x 18位乘法器模块
- 快速先行进位逻辑链
灵活的逻辑资源
- 高达93,184内部寄存器/锁存器时钟
启用
- 高达93184查找表（LUT）或级联
16位的移位寄存器
- 宽多路复用器和宽输入功能的支持
- 横向级联链和萨姆 - -产品
支持
- 内部三态布辛
高性能时钟管理电路
- 高达12 DCM （数字时钟管理器）模块
·
精确的时钟去歪斜
·
灵活的频率综合
·
高分辨率的相移
- 16个全局时钟多路复用缓冲器
主动互连™技术
- 第四代分段路由结构
- 可预测的，快速的路由延迟，独立
扇出
SelectI / O -超™技术
- 多达1,108个用户I / O的
- 19单端标准和六差
标准
- 可编程的灌电流（2 mA至24 mA）的每个I / O
数控阻抗（ DCI） I / O ：片
终端电阻的单端I / O标准
- PCI -X @ 133 MHz的PCI @ 66 MHz和33 MHz的
合规性，和CardBus兼容
- 差分信号
·
840 Mb / s的低电压差分信号I / O
（LVDS）与电流模式驱动
·
总线LVDS I / O
·
闪电数据传输（ LDT ）， I / O和电流
驱动程序的缓冲区
·
低电压正射极耦合逻辑
（ LVPECL ）， I / O
·
内置DDR输入和输出寄存器
- 自主知识产权的高性能SelectLink ™
技术
·
高带宽数据路径
·
双倍数据速率（ DDR ）链接
·
基于网络的高密度脂蛋白的产生方法
支持赛灵思基金会™和Alliance ™
系列开发系统
- 综合的VHDL和Verilog设计流程
- 10M的系统门设计编译
- 互联网团队设计（ ITD ）工具
基于SRAM的系统内配置
- 快速SelectMAP ™配置
- 三重数据加密标准（ DES ）的安全性
选项（比特流加密）
- IEEE1532支持
- 部分重配置
- 无限的可重复编程
- 回读功能
0.15微米的8层金属工艺与0.12微米
高速晶体管
1.5 V (V
CCINT
）核心供电，专用3.3 V
V
CCAUX
辅助和V
CCO
I / O电源
IEEE 1149.1兼容的边界扫描逻辑支持
倒装芯片和引线键合球栅阵列（ BGA ）
三种标准细牙包（ 0.80毫米，
1.00毫米和1.27毫米）
100 ％出厂测试
-
•
•
•
•
•
•
•
•
•
•
•
•
•
©2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS031-1 （ V1.7 ） 2001年10月2日
先期产品技术说明
1-800-255-7778
4个模块1
1
XILINX [ XILINX, INC ]
