R
XC3000系列现场可编程门阵列
每个IOB的输入缓冲器部分提供阈
检测到转换外部信号施加到封装
年龄引脚内部逻辑电平。全局输入缓冲
的IOB中的阈值可以被编程为兼容
与TTL或CMOS电平。缓冲的输入信号
驱动的存储元件的数据输入，其可以是
配置为一触发器或锁存器。该时钟
极性（上升沿/下降沿触发的触发器，高/低
透明锁存器）是可编程的，每两个为一对
时钟线路上的四个管芯的边缘。注意，一个时钟
线驱动
升起
边沿触发的触发器，使任何闩
在同一边缘低电平反式驱动用相同的线
父母，反之亦然（下降沿，
高
透明）。所有
赛灵思原语中所支持的原理图录入封装
的老化，然而，正边沿触发的触发器或
高透明锁存器。当一个时钟线必须驱动
触发器以及锁存器，它是必要的，以补偿
在时钟的极性与另外的差
逆变器无论是在触发器的时钟输入或锁存使能
输入。 I / O存储元件被配置在重置
或低有效的芯片复位输入。直接输入
（从IOB引脚I ）和注册输入（从IOB引脚Q）显
的NAL可用于互连。
可靠运行，投入应有的过渡时间
和小于100纳秒不应被悬空。漂浮的
CMOS输入引脚的电路可能是在阈值并产生
振荡。这可能会产生额外的功率耗散
和系统噪声。约300典型迟滞毫伏
降低灵敏度来输入噪声。每个用户IOB包括
可编程高阻抗上拉电阻，这可能
通过该程序，以提供一个恒定的高为被选择
否则，无驱动封装引脚。虽然现场亲
可编程门阵列提供电路提供输入
保护静电放电，普通CMOS han-
危及周围的预防措施应得到遵守。
触发器环路延迟的IOB和逻辑块触发器
是短暂的，提供下asynchro-不错的表现
理性时钟和数据的条件。短环的延迟最小化
的亚稳条件的概率，可能导致
从时钟的过程中数据转换断言。因为
在编程领域的短环路时延特性
序的门阵列，该IOB触发器可用于执行同步
chronize施加到器件的外部信号。一旦
在IOB同步，这些信号可以在内部使用
没有进一步考虑它们的时钟相对定时，
除外，因为它适用于内部逻辑和路由路径
延误。
IOB输出缓冲器提供CMOS兼容的4-mA
源或水槽驱动高扇出CMOS或TTL到的COM
兼容的信号电平（ 8毫安在XC3100A系列） 。该网络
工作推动IOB销Ø成为注册或直接
数据源的输出缓冲器。三态控制信号
（ IOB ）引脚T能够控制输出活动。漏极开路输出
可以通过使用相同的信号，用于驱动来获得
输出和三态信号网，以使缓冲器的输出是
只为一个低启用。
配置位程序为每个IOB控制功能
如可选的输出寄存器，逻辑信号反相，并
三态和输出摆率控制。
的程序控制的存储单元
控制
下列选项。
•
•
输出的逻辑反转由一个控制
每个IOB配置程序位。
每个IOB输出缓冲器的逻辑三态控制
通过配置程序位的状态决定
即把缓冲区，或者关闭，或者选择输出缓冲器
三态控制的互连（ IOB引脚T） 。当此
IOB输出控制信号为高电平时，一个逻辑1时，缓冲
被禁止和封装引脚为高阻抗。
若这IOB输出控制信号为低时，一个逻辑零，
缓冲启用和封装引脚有效。
缓冲三态控制逻辑意义上反转
（输出使能）是通过额外的控制
配置程序位。
直接或注册输出可选，每个IOB 。
寄存器采用正边沿，时钟触发器。该
时钟源可以被提供（ IOB销行）由任一
可沿各两根金属线死亡的边缘。每
这些线是由一个可逆的缓冲器驱动。
增加输出的切换速度可被选择为
提高关键时序。慢转换减少
非关键输出容性负载的峰值电流
并减少系统噪音。
内部高阻抗上拉电阻（由活跃
默认值）可防止未连接的输入浮动。
•
•
•
与原来的XC3000系列， XC3000A ，
XC3000L ， XC3100A和XC3100L系列包括
软启动功能。当配置过程鳍
ished和设备启动时在用户模式中，第一激活此
输出和灰是自动摆率限制。这
功能避免了潜在的地反弹时，所有输出
同时导通。在启动后，压摆率
单独的输出和由各个测定
配置选项。
的I / O选项摘要
•
输入
- 直接
- 触发器/锁存器
- CMOS / TTL阈值（芯片输入）
- 上拉电阻/开路
输出
- 直接/注册
- 倒/不
- 三态/开/关
- 全速/转换限制
- 三态/输出使能（逆）
•
7-8
1998年11月9日（版本3.1 ）
XILINX [ XILINX, INC ]
