Spartan-3系列FPGA系列：引脚说明
表2：
Spartan-3系列引脚定义
（续）
引脚名称
IO_Lxxy _ ＃ / INIT_B
方向
双向（漏极开路）
在配置
配置完成后，用户I / O
描述
初始化配置存储器/检测配置错误：
R
当低，该引脚指示配置内存的
清除。当保持低电平时，该引脚延迟配置的启动。
后该引脚被释放或配置存储器清零，则
脚变为高电平。在配置过程中，低的在这个输出指示
所发生的结构数据错误。该引脚变为用户
配置完成后I / O 。
DCI ：
数控阻抗参考电阻输入引脚
IO_Lxxy _ ＃ / VRN_ ＃或
IO / VRN_ ＃
使用DCI时输入
否则，相同的I / O
DCI参考电阻的NMOS I / O晶体管（每行） ：
如果使用DCI ， 1％的精度阻抗匹配电阻是
连接这个引脚和电源VCCO此行之间。
否则，该引脚为用户I / O 。
DCI参考电阻PMOS I / O晶体管（每行） ：
IO_Lxxy _ ＃ / VRP_ ＃或
IO / VRP_ ＃
使用DCI时输入
否则，相同的I / O
如果使用DCI ， 1％的精度阻抗匹配电阻是
连接该引脚与地之间的供应。否则，该
引脚为用户I / O 。
GCLK ：
全局时钟缓冲器的输入
IO_Lxxy_#/GCLK0,
IO_Lxxy_#/GCLK1,
IO_Lxxy_#/GCLK2,
IO_Lxxy_#/GCLK3,
IO_Lxxy_#/GCLK4,
IO_Lxxy_#/GCLK5,
IO_Lxxy_#/GCLK6,
IO_Lxxy_#/GCLK7
如果输入连接到全球
时钟缓冲器
否则，相同的I / O
全球缓冲器输入：
直接输入到一个低歪斜全局时钟缓冲器。如果未连接到
全局时钟缓冲器，该引脚为用户I / O 。
VREF ：
I / O组的输入参考电压引脚
IO_Lxxy _ ＃ / VREF_ ＃
or
IO / VREF_ ＃
电源电压输入时，
VREF引脚中的使用
银行。
否则，相同的I / O
输入缓冲器参考电压的特殊I / O标准（每
行） ：
如果需要支持特殊I / O标准，所有的VREF引脚
一银行内部连接到输入阈值电压源。
如果不是用作输入参考电压引脚，这些引脚可
作为单独的用户I / O引脚。
CON连接G：
专用配置引脚
CCLK
输入从机配置
模式
输出主
配置模式
PROG_B
输入
程序/配置设备：
配置时钟：
配置时钟信号同步的配置数据。
低电平有效的异步复位配置逻辑。主张
PROG_B低长时间延迟的配置
流程。期间，该引脚具有内部弱上拉电阻
配置。
4
DS099-4 （ V1.6 ） 2005年1月17日
产品speci fi cation
XILINX [ XILINX, INC ]
