®
XC4000E
逻辑单元阵列系列
产品预览
特点
•第三代现场可编程门阵列
- 片上的超高速内存与同步写入选项
- 双口RAM选项
•完全符合PCI标准
- 丰富的触发器
- 灵活的函数发生器
- 专用高速进位运算电路
- 宽边解码器（ 4元缘）
- 互连线层次
- 内部三态总线能力
- 8全球低偏移时钟或信号分配网络
•灵活的阵列架构
- 可编程逻辑模块和I / O模块
- 可编程互连和广泛的解码器
•亚微米CMOS工艺
- 高速逻辑和互联
•低功耗
•面向系统的特点
- IEEE 1149.1兼容的边界扫描逻辑支持
- 可编程的输出压摆率（ 2种模式）
- 可编程的输入上拉或下拉电阻
- 每个输出12 mA的灌电流
- 每对输出24 mA的灌电流
•通过配置中的二进制文件
- 无限的可重编程
- 六编程模式
• XACT开发系统上运行的386 / 486 /
奔腾型PC ，阿波罗，太阳-4和惠普
700系列
- 接口来流行的设计环境中，如
Viewlogic系， Mentor Graphics和OrCAD的
- 全自动分区，布局和布线
- 交互式设计编辑器优化设计
- 288宏， 34硬宏， RAM / ROM编译
描述
现场可编程门阵列的XC4000E系列
（ FPGA）器件提供了自定义CMOS VLSI的好处，
同时也避免了初始成本，时间延迟，和固有的风险
传统的蒙面门阵列。
该XC4000E系列提供了一个常规的，灵活的，亲
可配置逻辑块的可编程体系结构
（ CLB）是由一个强大的versa-的层次互连
瓷砖的布线资源，以及包围的周边
可编程输入/输出模块（IOB ） 。
XC4000E器件具有宽厚的路由资源
容纳的最复杂的配线图案。
他们是通过加载配置数据定制成
内部存储器单元。该FPGA既可以积极
读取配置数据从外部串行或字节级的
并行PROM （主模式） ，或配置数据
可以写入到FPGA （从属和外围
模式） 。
该XC4000E家庭支持功能强大， sophis-
ticated软件，涵盖了设计的各个方面：从
原理图输入，仿真，以自动闭塞占位
精神疾病和互连的路由，并最终创建
配置比特流。
FPGA是理想的缩短了设计和开发
换货周期，但它们也提供一种具有成本效益的解决方案
生产速度远远超出了每月1000系统。
该XC4000E系列是流行的XC4000的一个超集
家庭。对于该设备的详细描述architec-
TURE ，配置方法，引脚功能，封装
插脚引线和尺寸，请参见赛灵思可编程
逻辑数据手册。
下面几页介绍的新功能
XC4000E家庭和列表的电气和时序参数。
表1. XC4000E系列现场可编程门阵列
设备
APPR 。门数
CLB矩阵
个CLB数
触发器数量
最大解码输入（每边）
最大RAM位
IOB的数
XC4003E
3,000
10 x 10
100
360
30
3,200
80
XC4005E
5,000
14 x 14
196
616
42
6,272
112
XC4006E
6,000
16 x 16
256
768
48
8,192
128
XC4008E
8,000
18 x 18
324
936
54
10,368
144
XC4010E
10,000
20 x 20
400
1,120
60
12,800
160
XC4013E
13,000
24 x 24
576
1,536
72
18,432
192
XC4020E XC4025E
20,000
28 x 28
784
2,016
84
25,088
224
25,000
32 x 32
1,024
2,560
96
32,768
256
1
XILINX [ XILINX, INC ]
