XC4000E逻辑单元阵列系列
XC4000E相比， XC4000
任何XC4000E设备的100 ％兼容的超集
等效XC4000设备，不仅在功能上，还
电，而在引脚和配置比特流。
该XC4000E设备具有以下附加功能
系统蒸发散，其中大部分是通过在选项调用
配置比特流：
IOB时钟使能
这两个IP- FL佛罗里达州中的每个IOB OPS有一个共同的时钟使能
输入，它通过配置可被激活indi-
vidually为输入或输出触发器或两者。这个时钟
启用的运作完全喜欢上了XC4000欧共体销
CLB 。这使得IOB中更加灵活，并避免了
需要的时钟门控。
同步RAM
在任何CLB的二个RAM是可以改变的，以同步
写操作。在此同步模式中，内部
写操作是通过相同的时钟，用于驱动控制
触发器。时钟极性是可编程的
RAM（两个F和G函数发生器一起） ，而是
独立选择的触发器的极性。地址
数据和WE输入由该上升沿或下降沿锁存
时钟边沿，和一个短的内部写脉冲生成
后时钟沿正确的。这种自定时写操作
从而有效边沿触发。
在读操作时不受此变化到一个
同步写入。
输出驱动器
输出的上拉结构可在全球范围内配置为
是任一个TTL状图腾柱（n沟道上拉晶体管
器，拔到一个阈值低于Vcc的电压，就像
XC4000 ）或者是CMOS（ p沟道上拉晶体管
拉至VCC） 。另外，在可配置的上拉电阻
XC4000E是拉至Vcc的p沟道晶体管，
而在XC4000它是拉的n沟道晶体管
下面的Vcc电压一个阈值。
输入阈值
输入阈值可以在全球范围内配置为
TTL （ 1.2 V阈值）或CMOS （2.5V阈值） ，就像
XC2000和XC3000的投入。需要注意的是这两个全球
输入阈值和输出电平调整不知疲倦
吊灯对方。
双口RAM
一个单独的选项转换成16 ×2内存在的任何CLB成
一个16× 1的双端口RAM中。在这种模式中，任何操作即
写入到F-RAM ，也自动写入到G-
RAM中，使用F的地址。在G-地址就可以了，因此，
不用于写入的G- RAM中。
在CLB因此可以用作非对称双端口
RAM中，其中F的读出地址的F - RAM和
写地址为F - 和G- RAM中，而G为读
解决对G -RAM上。注意， F和G仍然可以
独立读地址，因为它们是在XC4000 。该
二个RAM一起具有使用F 1的读/写端口
地址，和一个只读端口通过G地址。
每个CLB既可以配置为函数发生器
异步单端口，同步单端口，或
同步双端口。
全球信号进入逻辑
有从全局时钟额外的访问到F和
G功能发生器的输入。
模式引脚上拉电阻
在配置过程中，这三个模式管脚， M0 ，M1和
M2 ，有弱上拉电阻。最流行的
配置模式，从串行的模式引脚可以这样
悬空。
对于用户模式，三个模式输入可以单独地是
配置带或不带弱上拉或下拉
电阻器
程序输入引脚有一个永久的弱上拉。
软启动
像XC3000A的XC4000E家有“软启动” 。
当在配置过程结束，设备
在用户模式下启动时，输出的第一激活是
自动摆率限制。这避免了潜在
当所有输出都接通simulta-地反弹
neously 。启动后，该个体的压摆率
输出是，如在XC4000家族，由所确定的
各个配置选项。
H-函数发生器
在XC4000E ，轰函数发生器更灵活。其
输入可以不仅来自F和G功能
发电机也从最多三个控制输入线。
为H函数发生器可以是完全或部分不知疲倦
吊灯另外两个函数发生器的。
2
XILINX [ XILINX, INC ]
