1
®
XC95108在系统可编程
CPLD
1
1*
1998年12月4日(版本3.0 )
产品speci fi cation
特点
•
•
•
•
•
7.5 ns的引脚对引脚的逻辑延迟上的所有引脚
f
CNT
至125MHz
108个宏单元2400可用门
多达108个用户I / O引脚
5 V在系统可编程( ISP )
- 10,000节目耐力/擦除周期
- 编程/擦除,覆盖整个商业的电压和
温度范围
增强的引脚锁定架构
灵活的36V18功能块
- 90产品条款驾驶任何18个宏单元或全部
在功能块
- 全球和产品长期时钟,输出使能,设置
和复位信号
广泛的IEEE 1149.1边界扫描( JTAG )
支持
在每个可编程节电模式
MACROCELL
个别输出摆率控制
用户可编程的接地引脚功能
对外观设计的保护扩展模式的安全功能
高驱动器24 mA输出
3.3 V或5 V的I / O能力
先进的CMOS 5V FastFLASH技术
支持一个以上的并行编程
XC9500同时
可提供84引脚PLCC , 100引脚PQFP , 100引脚TQFP
和160引脚PQFP封装
电源管理
功耗可以在XC95108由CON-减少
搞清楚宏以标准或低功耗模式
操作。未使用的宏单元被关闭,以减少
功耗。
工作电流为每个设计可以近似为
使用以下等式特定的操作条件:
I
CC
(毫安) =
MC
HP
( 1.7 ) + MC
LP
(0.9) + MC( 0.006毫安/兆赫)F
其中:
MC
HP
=宏单元在高性能模式
MC
LP
=宏单元在低功耗模式下
MC =用于宏蜂窝的总数
F =时钟频率(MHz)
示出了典型的计算为XC95108
装置。
•
•
•
•
•
•
•
•
•
•
•
•
300
高P
典型的我
CC
(MA )
ANC
erform
e
(250)
200
(180)
低P
OWER
(170)
描述
的XC95108是高性能的CPLD提供
先进的在系统编程和测试能力
通用逻辑集成。它是由六个
36V18功能模块,提供2400可用门与
7.5 ns的传播延迟。看
为architec-
TURE概述。
100
0
50
时钟频率(MHz)
100
X5898
图1:典型的我
CC
与频率的关系XC95108
1998年12月4日(版本3.0 )
1