0
R
XC9572XL高性能
CPLD
0
5
DS057 （ V1.1 ） 2000年8月28日
初步产品规格
阳离子和计算系统。它是由四个
54V18功能模块，提供1600可用门与
5 ns传播延迟。看
建筑学
概述。
特点
•
•
•
•
5 ns的引脚对引脚的逻辑延迟
系统频率高达178 MHz的
72宏单元1600可用门
可在小型封装
- 44引脚PLCC （ 34个用户I / O引脚）
- 44引脚VQFP （ 34个用户I / O引脚）
- 48引脚CSP （ 38个用户I / O引脚）
- 64引脚VQFP （ 52个用户I / O引脚）
- 100引脚TQFP封装（ 72个用户I / O引脚）
优化的高性能3.3V系统
- 低功耗工作
- 5V容限I / O引脚接受5V， 3.3V ， 2.5V和
信号的
- 3.3V或2.5V输出能力
- 先进的0.35微米特征尺寸的CMOS
FastFLASH ™技术
先进的系统功能
- 在系统可编程
- 高级引脚锁定和可布线与
快速连接II™开关矩阵
- 特宽54输入功能块
- 高达90产品方面每个宏单元与
个别产品的长期配置
- 本地时钟反演三个全球一
乘积项时钟
- 每个输出引脚独立输出使能
- 对所有用户和边界扫描引脚输入迟滞
输入
- 对所有用户PIN输入总线保持电路
- 完整的IEEE标准1149.1边界扫描（ JTAG ）
快速的并行编程
个别输出摆率控制
增强的数据安全特性
优良的品质和可靠性
- 耐力超过万编程/擦除
周期
- 20年数据保留
- ESD保护超过2,000V
用在5V核心XC9572器件引脚兼容
44引脚PLCC封装和100引脚TQFP封装
功耗估算
在CPLD的功耗可显着变化depend-
决于系统频率，设计应用程序，并输出
装载。为了帮助降低功耗，每个宏单元
在一个XC9500XL装置可用于低功率配置
模式（从默认的高性能模式）。此外
化，未使用的产品条款和宏单元automati-
由软件美云去激活，以进一步降低功耗。
对于我一个总概算
CC
中，下面的等式可
使用：
I
CC
（毫安） = MC
HP
（0.5） + MC
LP
（ 0.3 ） + MC（ 0.0045毫安/ MHz的）F
其中：
MC
HP
=宏单元高性能（默认）模式
MC
LP
=宏单元在低功耗模式下
MC =用于宏蜂窝的总数
F =时钟频率（MHz）
此计算是基于典型的操作条件
使用的16位的向上/向下计数器的图案中的每个功能
无输出负载模块。实际我
CC
值变化
在设计应用程序，并应在核实
正常的系统操作。
示出上述估计的图形形式。
100
178兆赫
•
•
典型的ICC （MA ）
•
•
•
•
80
60
Hi
g
e
hP
rf
r
a
ORM
nc
e
104兆赫
40
Lo
w
Po
we
•
20
描述
该XC9572XL是针对高性3.3V的CPLD
曼斯，低电压的领先通信应用
0
100
50
150
时钟频率（MHz）
200
DS057_01_081500
图1：
典型的我
CC
与频率的关系XC9572XL
©2000 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS057 （ V1.1 ） 2000年8月28日
初步产品规格
1-800-255-7778
1
XILINX [ XILINX, INC ]
