R
斯巴达和Spartan-XL系列现场可编程门阵列
斯巴达直流特性在工作条件
符号
V
OH
V
OL
V
DR
I
CCO
I
L
C
IN
I
RPU
I
RPD
描述
高电平输出电压@ I
OH
= -4.0毫安，V
CC
民
高电平输出电压@ I
OH
= -1.0毫安，V
CC
民
低电平输出电压@ I
OL
= 12.0毫安，V
CC
民
(1)
TTL输出
CMOS输出
TTL输出
CMOS输出
数据保持电源电压（低于该配置数据可能会丢失）
FPGA的静态电源电流
(2)
输入或输出漏电流
输入电容（样品测试）
键盘的上拉（选择时） @ V
IN
= 0V （样品测试）
垫下拉（选择时） @ V
IN
= 5V （样品测试）
广告
产业
民
2.4
V
CC
– 0.5
-
-
3.0
-
-
–10
-
0.02
0.02
最大
-
-
0.4
0.4
-
3.0
6.0
+10
10
0.25
-
单位
V
V
V
V
V
mA
mA
µA
pF
mA
mA
注意事项：
1.随着输出的50％的同时下沉12毫安，最多可达64个引脚。
2.无输出电流负载，没有激活的输入上拉电阻，在V所有封装引脚
CC
或GND ，并配置了领带的FPGA
选项。
斯巴达全局缓冲开关特性指南
开关参数测试试验后为蓝本
通过MIL - M-六百〇五分之三万八千五百十指定的方法。所有器件都
100％的功能测试。内部时序参数
来自测量内部测试图案。下面列出
有代表性的值，其中一个全局时钟输入
驱动器中的每个访问的列一个垂直时钟线和
其中所有可访问的IOB和CLB触发器的时钟由
全局时钟网络。
当更少的垂直时钟线被连接时，时钟显示
tribution更快;当每列多时钟线
从同一个全局时钟驱动时，延迟越长。为
更具体地，更准确地，与最坏情况下的保
数据反映实际的路由结构，使用的值
由静态时序分析器在赛灵思提供的（ TRCE
开发系统）和背面标注的模拟
网表。这些路径延迟，提供一个指引，有
摘自静态时序分析报告。所有
时序参数假定最坏情况的运行条件
（电源电压和结温） 。
速度等级
-4
符号
T
PG
描述
从键盘，通过主缓冲区，任何时钟ķ
设备
XCS05
XCS10
XCS20
XCS30
XCS40
T
SG
从通过二级缓冲垫，以任何时钟ķ
XCS05
XCS10
XCS20
XCS30
XCS40
最大
2.0
2.4
2.8
3.2
3.5
2.5
2.9
3.3
3.6
3.9
-3
最大
4.0
4.3
5.4
5.8
6.4
4.4
4.7
5.8
6.2
6.7
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
1-800-255-7778
43
XILINX [ XILINX, INC ]
