MT88E43B
数据表
IN +
IN-
GS
VREF
帽
TRIGIN
TRIGRC
触发输出
模式
OSCIN
OSCOUT
VSS
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VDD
ST / GT
美东时间
性病
INT
CD
DR
数据
DCLK
FSKEN
PWDN
IC
图2 - 引脚连接
引脚说明
针＃
1
2
3
4
5
6
7
名字
IN +
IN-
GS
V
REF
帽
描述
非反相输入端
的内部运算放大器。
反相输入
的内部运算放大器。
增益选择（输出）
内部运放。运算放大器的增益要根据设置
使用图10中的信息的应用程序的标称的Vdd 。
参考电压（输出） 。
名义上V
DD
/2
。它被用于偏置输入运算放大器。
电容。
A 0.1
µF
去耦电容应在该引脚和V连接
SS
.
TRIGIN
触发输入。
施密特触发缓冲输入。用于线反转和振铃检测。
TRIGRC
触发RC （开漏输出/输入施密特） 。
用于从设置（ RC ）时间间隔
TRIGIN会低到触发输出变为高电平。连接到V的外部电阻
DD
和电容
连接到V
SS
确定（RC）的时间间隔的持续时间。
触发输出
触发输出（ CMOS输出） 。
施密特触发器缓冲器输出。用于表示检测线的
逆转和/或振铃。
模式
3线接口：模式选择（ CMOS输入） 。
当低，选择接口方式0时高，
选择接口方式1.见引脚16 （ DCLK ）的描述，以了解模式的影响
DCLK引脚。
振荡器输入。
一个3.579545 MHz的晶振应连接在此引脚和OSCOUT之间。它
也可以直接驱动一个外部时钟源。
8
9
10
11
12
13
14
OSCIN
OSCOUT
振荡器输出。
一个3.579545 MHz的晶振应连接在此引脚和OSCIN之间。
当OSCIN由外部时钟驱动，该引脚悬空。
V
SS
IC
电源接地。
内部连接。
必须连接到V
SS
以进行正常操作。
PWDN
掉电（施密特输入） 。
高电平有效。当高，设备通过消耗最低的功率
禁止除TRIGIN ， TRIGRC和触发输出的所有功能。必须拉低设备
操作。
FSKEN
FSK使能（ CMOS输入） 。
要高的FSK解调。该引脚应设置为低
防止FSK解调器从反应无关的信号（如语音，警报信号
和DTMF ;这些都是在相同的频带频移键控） 。
DCLK
3线接口：数据时钟（ CMOS输入/输出） 。
在模式0 （ MODE引脚为低电平）时，该引脚是一个
输出。在模式1 （ MODE引脚为高电平）时，该引脚为输入。
15
16
2
卓联半导体公司
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
