MT88E43
传输是由MT88E43启动;在模式1 ，数据
传输是通过外部微控制器启动。
模式0
这种模式被选择时， MODE引脚为低电平。它
是MT8841兼容模式下的数据传输
是由设备发起的。
在这种模式下， MT88E43接收FSK信号，
对其进行解调，并且将数据直接输出到
数据引脚（参见图14）。对于每个接收到的
停止和启动的位序列中， MT88E43输出
8个脉冲，在DCLK固定频率时钟字符串
引脚。在中心的每个时钟上升沿发生
每个数据位单元。 DCLK不会对所生成的
停止和启动位。因此，将DCLK时钟
唯一有效的数据到外围设备，诸如
串行到并行的移位寄存器或一个微控制器。
该MT88E43还输出字脉冲的端
（数据就绪）上的DR引脚。数据就绪信号
表示每10位字的接收
（包括开始和停止位）从网络发送
给TE / CPE 。该DR信号可以用来
中断微控制器。 DR也可引起
串行到并行转换为并行装载它的数据
到单片机。模式0数据引脚也可以
被连接到个人计算机的串行
从转换到CMOS后，通信端口
的RS-232电压电平。
模式1
打断
这种模式被选择时， MODE引脚为高电平。在
此模式下，微控制器用品读脉冲
（ DCLK ）移位8位数据字出
MT88E43 ，到DATA引脚。该MT88E43断言
DR表示单词边界，并指出到
微处理器是一个新字已经成为
可用的（参见图16）。
内部的MT88E43 ，将解调数据的比特
进行采样和存储。之后的第8位，字
平行装载到一个8位的移位寄存器和DR
变低。移位寄存器的内容被移出
对所提供的DCLK的上升沿DATA引脚
在顺序被接收。
如果DCLK开始，而DR低， DR将返回到高
在第一DCLK 。此功能允许
相关的中断（见"Interrupt"部分）是
由第一读取脉冲清零。否则， DR是低
半标称位时间（ 1/2400秒） 。
之后的最后一位被读出，附加DCLKs
将被忽略。
•
载波检测
初步信息
载波检测器提供的一个指示
存在于FSK频带的信号的。它
检测萨夫音响cient一个信号的存在
振幅在FSK的带通滤波器的输出。
该信号对外贸易资质音响编由之前的数字算法
光盘输出被置为低电平，表示载波检测。
一个8ms的滞后被提供，以允许
瞬时信号退学一旦光盘已经
激活。当存在于无活性的CD被释放
FSK的带通滤波器的输出为8毫秒。
当CD是无效的（高）的原始输出
解调器由数据定时恢复忽略
电路（参见图1） 。在模式0时，数据引脚
强迫高。没有DCLK或DR信号。在
模式1中，内部移位寄存器不被更新。没有
何被产生。如果DCLK的时钟（模式1 ） ，
数据的理解过程把网络定义。
注意，诸如双音警报信号的信号，
语音和DTMF音调也倒在FSK
频带和载波检测器可以是
通过这些信号激活。该信号将
解调，并提出为数据。为了避免错误
数据检测，所述FSKen针应该被用来
禁用FSK解调时，没有频移键控信号是
的预期。
振铃，另一方面，不构成问题
因为它是由载波检测器忽略。
为了便于与微控制器接口运行
中断驱动firmwear ，一个漏极开路中断
提供输出INT 。 INT是断言时，
触发输出为低电平时， STD为高，或DR为低。当INT
被声明时，这些信号应读（通过一个
微控制器的输入端口），以确定
中断的原因（触发输出， STD或DR ），使
适当的响应可以进行。
当系统首次加电，触发输出会
低，因为电容器C3在TRIGRC （参见图3）
没有初始费用。这将导致一个中断
上电时。此外，当系统电源第一
应用和PWDN引脚为低电平时，将产生一个中断
由于发生性病。由于存在跨不收费
电容器在图4中的苯乙烯/ GT的销， StD里将
高触发一个中断。中断不会
清晰，直到两个电容充电。该
微控制器应忽略这些中断
在初始上电源，直到有足够的
时间以对电容器充电。
5-60
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
