MT8981D
硬件描述
数据表
2048 kbit / s的串行数据在四个ST- BUS输入（ STi0到STi3 ）接收和串行数据在传输
4 ST- BUS输出（ STo0到STO3 ） 。每个串行输入接收32个频道的数字数据，包括每个通道
其可以表示由编码解码器（例如， Zarlink公司提供的一个PCM编码的模拟/语音样本的8位字
MT8964).
这个串行输入字被转换成并行数据，并存储在128× 8的数据存储器。在数据位置
内存是与特定的ST- BUS输入流的特别通道有关。这些位置可以被读
通过控制芯片上的微处理器。
在连接存储器，它被分成高和低的部分，位置与特定ST-总线相关联的
输出流。当信道是由于要在一个ST-总线输出或者传送的，该信道的数据可以
可以从一个ST-总线输入切换，或者可以由微处理器起源。如果数据是从输入的切换，
然后与输出信道相关联的连接内存低位置的内容被用于地址
数据存储器。此数据存储器地址对应于所输入的ST-总线流的信道在其上
用于数据切换到了。如果该数据为输出信道从微处理器起源（消息模式） ，
然后将连接内存低位置与输出信道相关联的内容直接被输出，
并且该数据被输出重复一次帧的信道，直到微处理器干预。
连接存储器数据被接收时，通过控制接口，在D7到D0 。控制接口还接收
地址信息在A5至A0和处理该微处理器的控制信号CS， DTA， R / W和DS 。有
两部分的数据存储器或连接内存的任何地址。高位位来自
控制寄存器，其可被写入或通过控制接口读取。的低阶位来自
地址线直接。
控制寄存器也使该芯片能够播放所有的ST- BUS输出的消息（即把每个通道
进入消息模式） ，或者分裂的内存，使读取距离数据存储器和写操作的
连接内存不足。连接存储器高决定了各个输出通道是否在
消息模式，并且允许各个输出通道进入一个高阻抗状态，从而使阵列
MT8981s到构成。它也控制CSTO销。
所有ST段总线定时从两个信号C4I和F0i而得。
4
卓联半导体公司
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
