MT90503
2048VC AAL1 SAR
数据表
特点
•
AAL1分割和重组装置
能够同时处理多达2048个
双向风险投资
对于"Structured DS1 / E1的N× AAL1信元格式
64kbps的Service"按照ATM论坛AF- VTOA-
0078.000 "Circuit仿真服务
互操作性Specifications" （基本的Nx64
服务， DS1的Nx64服务与中科院，和E1
NX64服务与CAS ）
两个UTOPIA接口（ 2级， 16位， 50 MHz）的使用
环回功能的双光纤环的应用
第三UTOPIA端口，用于连接到外部
AAL5 SAR处理器，或用于链接多个
MT90503或其他特区或IMA设备
灵活的聚合能力（的Nx64 ）允许
64 Kbps的任意组合
TDM总线提供32个双向串行TDM
流在2.048 ， 4.096 ， 8.192或Mbps的最高
4096 TDM 64Kbps的通道
兼容H.100和H.110接口
订购信息
MT90503AG
503引脚PBGA
十二月2004⏐
•
对于温度范围，请参阅第207页。
•
•
TDM到ATM传输延迟小于250
µs
支持时钟恢复 - 自适应时钟
恢复，同步剩余时间标记
（ SRTS ）或外部
支持主从TDM总线时钟
手术
8位或16位微处理器接口，配置为
摩托罗拉，英特尔正
主时钟速率高达80 MHz的
单电源装置（ 3.3V ）
IEEE 1149 （ JTAG ）接口
•
•
•
•
•
•
•
•
•
•
控制内存
（外部SSRAM ）
地址总线和8位或
16位的数据总线
控制内存
调节器
CPU模块
注册
H.100/
H.110
TDM总线
4096 x
64kbps
TX_SAR
模块
RX_SAR
模块
乌托邦
模块
PORT
A
PORT
B
RXA端口
TXA港
RXB端口
TXB港
RXC港
TXC港
TDM
模块
数据存储器
调节器
时钟
恢复
子模块
PORT
C
边界
扫描逻辑
JTAG
接口
时钟信号
数据存储器
（外部SSRAM ）
图1 - 脑功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2003-2004卓联半导体公司保留所有权利。
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
