MT91L60/61
灵活的数字接口
数据表
串行链路需要的MT91L60 / 61和外部数字传输设备之间传输数据。该
MT91L60 / 61采用了卓联半导体公司定义的ST- BUS架构，而且还支持数据选通
接口上的许多标准编解码器设备中。该接口通常称为简单串行接口
（SSI） 。 ST- BUS和SSI的结合提供了一个灵活的数字接口（FDI ），可以支持所有的
卓基本速率发送装置，以及许多其他的2B + D的收发器。
操作所需的模式通过CSL2-0控制位（控制寄存器2 ，地址为04h ）选择。针
定义改变依赖于所选择的操作模式，如所述在以下小节中，以及
作为引脚说明表。
安静的代码
外商直接投资可以使安静的代码发送到解码器，并通过设置RxMUTE位高接收滤波器路径。
同样，外国直接投资将发送安静的代码发送路径时TxMute位为高。这两个控制位
居住在控制寄存器1的地址03H 。当这些位是低各自的路径功能
正常。表1的-Zero条目用于安静代码定义。
ST- BUS模式
该ST-总线是由输出（ DSTO ）和输入（ DSTI ）的串行数据流，在FDI这些被命名的Dout和Din的
分别同步时钟输入信号CLOCKin （ C4I ） ，和一个成帧脉冲输入（ F0i ） 。这些信号是
直接连接到卓基本速率设备的相应引脚。该CSL2 ， CSL1和CSL0位被置位
以1为ST- BUS操作。
这些数据流在2048 kb / s的操作，并且时分复用为64 kb / s的32个相同的信道
带宽。帧脉冲（一个244 nSec的低启动脉冲）被用于分离的连续的串行数据流转换为
32路TDM帧。每帧具有125
μsecond
期间转换成8KHz的帧速率。有效
帧开始时F0i与C4I的下降沿逻辑低重合。请参考图11进行详细的ST-总线
时序。 C4I具有频率（4096千赫兹）的两倍的数据速率。此时钟用来在3/4采样数据
上DSTI并就DSTO可用数据在比特单元的起始位单元的位置。 C4I还用于时钟的
MT91L60 / 61内部函数（即，过滤器/编解码器，数字增益和音调产生） ，并提供信道
定时要求。
该MT91L60 / 61只使用前四个信道的32信道帧的。这些信道总是被定义
开始与通道0的帧脉冲后，如图6（ ST-总线信道分配）。该
MT91L60 / 61提供了一个延迟的帧脉冲（ F0od ） ， 4个信道的输入帧脉冲之后。
启用前两个（D & C）通道由DEN和CEN位分别使用， （控制寄存器2 ，
地址04H ） 。 ISDN基本速率业务（ 2B + D）定义了一个16千比特/秒的信号（D）的通道。该MT91L60 / 61支撑
透明地访问该信令信道。 ST-总线基本速率传送装置，它可以不采用一个
微创，提供对通过ST- BUS控制（ C）通道内部控制/状态寄存器。该
MT91L60 / 61支持微创上网本C-通道。
125
µs
F0i
DSTI ，
DSTO
通道0
D-通道
LSB科幻RST
对于D-
通道
通道1
C-通道
通道2
B1-channel
通道3
B2-channel
渠道4-31
未使用
MSB科幻RST为C， B1〜 & B2-
频道
食物
图6 - ST- BUS信道分配
9
卓联半导体公司
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
