超前信息
引脚说明(续)
针#
22
13
14
24
14
15
28
16
17
名字
DSTI / DI
描述
MT9171/72
数据ST- BUS总线。在/数据输入
(数字) 。 2.048 Mbit / s的串行PCM /数据输入DN
模式。在MOD模式,这是在选择的比特率的连续的比特流。
F0o/RCK
帧脉冲输出/接收的位速率时钟
输出(数字) 。在DN模式下的244纳秒
宽的负脉冲,指示该装置的有源沟道倍的端部向
允许菊花链。在MOD模式提供接收比特率时钟到
系统。
C4/TCK
数据时钟/发送波特率时钟
(数字) 。一个4.096 MHz的TTL兼容
时钟输入主输出为DN模式SLAVE 。对于MOD
模式,该引脚提供发送的位速率时钟系统。
振荡器输出
。 CMOS输出。
振荡器输入
。 CMOS输入。直流耦合信号到该引脚。请参阅特区
电气特性OSC1输入的要求。
Precanceller禁用。
当持有至逻辑' 1
’,
从L-内部路径
OUT
对
precanceller被强制到V
BIAS
从而绕过precanceller部。当
逻辑“0”中,L
OUT
到precanceller路径被启用并正常运行。一
内部下拉( 50千
Ω
)设在该引脚。
无连接。
离开开路
15
16
19
16
17
18
17
19
20
21
22
23
OSC2
OSC1
Precan
8,
18
1,6,
11,
18,
20,
25
24
NC
19
21
L
OUT
DIS
L
OUT
禁用。
当举行逻辑“1” ,L
OUT
被禁用(即输出= V
BIAS
) 。当
逻辑“0” ,长度
OUT
功能正常。内部下拉( 50千
Ω
)设置在此
引脚。
TEST
L
IN
V
DD
TEST引脚。
连接到V
SS
.
接收信号
输入(模拟) 。
正电源。
( + 5V )输入。
20
21
22
22
23
24
26
27
28
9-117