ZL30106
SONET / SDH / PDH
网络接口DPLL
数据表
特点
•
•
•
同步到时钟和同步对维持
输入和输出之间的最小相位偏移
支持输出漂移和抖动产生
规格的SONET / SDH和PDH
接口
接受三个输入变量，并同步
以2千赫， 8千赫， 1.544 MHz的任意组合
2.048兆赫， 8.192兆赫， 16.384 MHz或19.44 MHz的
输入
提供了一系列的时钟输出：
- 2.048兆赫（ E1 ） ， 16.384 MHz和任
4.096 MHz和8.192 MHz或32.768 MHz和
65.536兆赫
-
-
-
•
•
•
19.44兆赫（ SONET / SDH ）
1.544兆赫（ DS1 ）和3.088兆赫
的6.312兆赫（ DS2 ） ， 8.448兆赫的选择（ E2）
44.736兆赫（ DS3 ）或34.368兆赫（ E3 ）
订购信息
ZL30106QDG 64引脚TQFP托盘，烘烤& Drypack
ZL30106QDG1 64引脚TQFP *托盘，烘烤& Drypack
*无铅雾锡
2005年11月
-40 ° C至+ 85°C
•
•
•
•
•
•
提供了锁定，保持时间和准确的参考
故障指示
29赫兹可选择的环路滤波器的带宽或
922赫兹
小于24 ps的
RMS
上的固有抖动
19.44 MHz的时钟输出，符合GR- 253-
CORE OC -3和G.813 STM- 1规格
小于0.6纳秒
pp
所有的PDH输出的固有抖动
时钟和帧脉冲
可选的外部主时钟源：时钟
振荡器或晶体
简单的硬件控制接口
•
提供了5种风格的8千赫帧脉冲和一个
2kHz的多帧脉冲
提供自动进入保持时间和回报
从缓缴
手动和自动无中断参考切换
的有效输入参考的任意组合之间
频率
OSCI
OSCO
TIE_CLR
应用
•
•
•
用于SONET / SDH线路卡同步
PDH系统
无线基站网络接口卡
的AdvancedTCA ™和H.110线卡
BW_SEL
LOCK
OUT_SEL2
REF0
REF_SYNC0
REF1
REF_SYNC1
REF2
REF_FAIL0
REF_FAIL1
REF_FAIL2
APP_SEL1 ： 0
主时钟
MUX
TIE
校正
电路
虚拟
参考
DPLL
E1
合成
参考
MONITOR
TIE
校正
启用
模式
控制
DS1
合成
SDH
合成
频率
SELECT
MUX
可编程
合成
IEEE
1149.1a
REF_SEL1 ： 0
RST
状态机
C2o
C4/C65o
C8/C32o
C16o
F4/F65o
F8/F32o
F16o
C1.5o
C3o
C19o
F2ko
C6/8.4/34/44o
OUT_SEL1 ： 0
TRST
MODE_SEL1 ： 0
HMS
缓缴
TCK
TDI TMS TDO
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2004-2005年，卓联半导体公司保留所有权利。
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
