ZL50020
增强型2 k数字开关
数据表
特点
•
2048通道x 2048路无阻塞数字
时分多路复用（ TDM）的开关处
8.192 Mbps和16.384 Mbps或使用
在2.048上运行的端口组合， 4.096 ，
8.192和16.384 Mbps的
32 TDM串行输入， 32个串行输出的TDM
流
输出流可以配置为双
定向为连接到背板
特殊的输入时钟周期周期变化
公差（ 20 ns的所有评分）
每个流的输入和输出数据速率转换
选择在2.048 ， 4.096 ， 8.192和16.384 Mbps的。
输入和输出数据速率可以是不同的
每流高阻抗输出控制
（ STOHZ ）为16的输出流
每流输入比特延迟灵活的取样
点选择
每流输出位和小数位
进步
•
•
•
•
•
•
•
O
rdering信息
ZL50020GAC
ZL50020QCC
ZL50020QCG1
ZL50020GAG2
256引脚PBGA
256引脚LQFP
256引脚LQFP *
256引脚PBGA **
托盘
托盘
托盘，烘烤&
DryPack
托盘，烘烤&
DryPack
2006年11月
•
•
•
•
•
•
•
*无铅雾锡
**无铅锡/银/铜
-40 ° C至+ 85°C
每个通道的ITU -T G.711 PCM A律/ μ律
翻译
四帧脉冲和四个基准时钟输出
三个可编程延迟帧脉冲输出
输入时钟： 4.096兆赫， 8.192兆赫， 16.384兆赫
输入帧脉冲： 61纳秒， 122纳秒， 244纳秒
每信道恒定的或可变的吞吐量延迟
帧的完整性和低延迟的应用
每个流（ 32 ）误码率测试电路
以符合ITU- O.151
V
SS
RESET
ODE
V
DD_Core
V
DD_IO
V
DD_COREA
V
DD_IOA
的STi [31 ：0]的
FPI
长江基建
MODE_4M0
MODE_4M1
S / P转换器
数据存储器
P / S转换器
STIO [31 ：0]的
输入时序
连接内存
输出成为HiZ
控制
STOHZ [15 ：0]的
输出时序
FPO [3 ：0]的
CKO [3 ：0]的
FPo_OFF [2 ：0]的
内部寄存器&
微处理器接口
测试端口
D[15:0]
DS_RD
A[13:0]
R / W_WR
图1 - ZL50020功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2004-2006 ，卓联半导体公司保留所有权利。
MOT_INTEL
DTA_RDY
TRST
TDI
TMS
TCK
TDO
CS
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
