ZL50115/16/17/18/19/20
32,64和128通道的CESoP
处理器
数据表
特点
一般
•
•
•
•
•
电路仿真业务在分组(的CESoP )
交通的MPLS , IP和以太网网络
片上时序&同步恢复跨越
分组网络
芯片上的双基准阶层3 DPLL
美容功能的N×64kbps的中继
与卓联的ZL50110 , ZL50111完全兼容
和ZL50114的CESoP处理器
•
•
ZL50115GAG
ZL50116GAG
ZL50117GAG
ZL50118GAG
ZL50119GAG
ZL50120GAG
2005年4月
订购信息
324
324
324
324
324
324
球
球
球
球
球
球
PBGA
PBGA
PBGA
PBGA
PBGA
PBGA
托盘,
托盘,
托盘,
托盘,
托盘,
托盘,
烘
烘
烘
烘
烘
烘
&放大器;
&放大器;
&放大器;
&放大器;
&放大器;
&放大器;
干
干
干
干
干
干
PACK
PACK
PACK
PACK
PACK
PACK
-40 ° C至+ 85°C
高达128个双向64Kbps的信道
直接连接的LIU ,成帧器,背板
电路仿真服务
•
•
•
•
•
符合ITU - T建议Y.1413
符合IETF PWE3标准草案
CESoPSN模式和SATOP
符合的CESoP实现
从8 MEF和MFA 8.0.0协议
结构化的,同步的CESoP与时钟
恢复
与整体非结构化的,异步的CESoP
每个流的时钟恢复
客户端数据包的接口
• 100 Mbps的MII快速以太网( ZL50118 / 19/ 20多只)
(也可以被用作第二提供商侧包
接口)
供应端数据包的接口
•
100 Mbps的MII快速以太网或千兆
GMII / TBI千兆以太网
客户端TDM接口
•
•
最多4个T1 / E1 , 1 J 2 , 1的T3 / E3或1的STS- 1接口
H.110 , H- MVIP , ST- BUS背板
4个T1 / E1 , 1 J 2 / T3 / E3或1的STS- 1接口
H.110 , H- MVIP , ST- BUS背板
TDM
接口
(LIU ,成帧器,背板)
多协议
包
处理
发动机
PW , RTP , UDP ,
的IPv4 , IPv6的MPLS ,
ECID , VLAN ,用户
定义,其他
双
包
接口
苹果
( MII , GMII , TBI )
每端口的DCO
时钟恢复
100 Mbps的MII
快速以太网
片上数据包存储器
(抖动缓冲补偿128毫秒的数据包延迟变化)
双参考
第3层DPLL
主机处理器
接口
32位摩托罗拉兼容
DMA信令数据包
背板
钟
JTAG
图1 - ZL50115 / 16 /十八分之一十七/ 19/ 20高层次概述
1
卓联半导体公司
卓联, ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2004-2005年,卓联半导体公司保留所有权利。
100 Mbps的MII快速以太网
or
1000 Mbps的速率GMII / TBI千兆以太网