eZ80L92 MCU
产品speci fi cation
63
总线模式
调节器
EZ80总线模式
信号(销)
INSTRD
RD
WR
等待
MREQ
IORQ
ADDR [ 23:0]
DATA [7 :0]的
Motorola总线
信号Equvalents
AS
DS
读/写
DTACK
MREQ
IORQ
ADDR [ 23:0]
DATA [7 :0]的
图14. Motorola总线模式信号和引脚映射
在写操作期间,摩托罗拉总线模式采用8个状态( S0 , S1 , S2 , S3 , S4 , S5 ,
S6和S7),如表20所述。
表20.摩托罗拉总线模式READ国
状态S0
状态S1
状态S2
状态S3
状态S4
读周期的启动状态S0 。该CPU驱动R / W高识别一个读周期。
进入状态S1中,CPU驱动地址总线上有效的地址, ADDR [ 23:0] 。
关于状态S2的上升沿时,CPU断言的AS和DS 。
在S3状态,没有公交车的信号改变。
在状态S4中,CPU等待一个周期的终止信号的DTACK (WAIT ),外围
信号。如果所述终止信号没有被中的至少一个满CPU时钟周期先有到断言
在S4年底时钟上升沿时,CPU插入等待(T
等待
)指出,直到DTACK是
断言。每一个等待状态是一个完整的总线模式的周期。
在状态S5 ,没有公交车的信号改变。
状态S5
PS013012-1004
初步
芯片选择和等待状态