Z8喝采！ XP
®
F08xA Seriess
产品speci fi cation
92
声称至少有一个UART位周期和之前的不超过2 UART位周期
起始位传输。这允许一个建立时间，以使收发信机。司机
使能信号变为非触发一个系统时钟周期后最终停止位发送。这
一个系统时钟延时使得这两个时间进行数据清除收发器禁用前
它，以及能力，以确定是否另一字符如下当前字符。在
背对背的字符的事件（新数据必须被写入发送数据寄存器
前一个字符之前器完全传输）的DE信号没有无效
字符之间。在UART控制寄存器1 DEPOL位设置极性
驱动器使能信号。
1
DE
0
数据字段
空闲状态
线
1
开始
0
1
Bit0
Bit1
Bit2
Bit3
Bit4
Bit5
Bit6
Bit7
奇偶
最低位
最高位
停止位
图13.UART驱动器使能信号时序（ 1个停止位和奇偶校验所示）
所述驱动使能启动位设置时间的计算方法如下：
1
2
⎛
------------------------------------
⎞ ≤
DE到起始位设置时间（s ）
≤ ⎛
------------------------------------
⎞
-
-
⎝
波特率（赫兹）
⎠
⎝
波特率（赫兹）
⎠
UART中断
UART的特征在于用于在发射机和接收机分开的中断。此外，
当UART主要功能是禁用的，波特率发生器还可以功能
化作为具有中断功能的一个基本定时器。
发送中断
发送器产生一个中断时，发送数据寄存器空位
（ TDRE ）被设置为1，这表明该发射机是准备好接受新的传输数据
使命。在TDRE中断发生后，发送移位寄存器转移第一
数据出位。发送数据寄存器现在可以写入下一个字符
发送。这一行动提供了延迟7位周期加载发送数据寄存器
发送移位寄存器之前完成换挡当前字符。写入
UART发送数据寄存器清零TDRE位为0 。
PS024705-0405
初步
UART
ZILOG [ ZILOG, INC. ]
