Z8喝采！
®
电机控制闪存MCU
产品speci fi cation
152
串行时钟
串行时钟（SCK）无论是在设备的进出数据同步移动
通过MOSI和MISO引脚。在主模式下，SPI的波特率发生器cre-
阿泰的串行时钟。主站通过其自身的串行时钟驱动串行时钟（SCK）
引脚连接到从站的SCK引脚。当SPI配置为从机， SCK引脚为输入
从主时钟信号同步主从之间的数据传输
从设备。这些从设备忽略SCK信号，除非SS引脚被置位。
当配置为从机， SPI模块需要更大的最小SCK周期比
或等于8倍系统（x
IN
）时钟周期。
在主站和从站的每一个都能够在序列中交换数据的一个字符的
of
NUMBITS
时钟周期（请参阅
NUMBITS
字段中的SPIMODE寄存器） 。在这两种
主从SPI器件，数据转移在SCK的一个边缘采样的
相对的边缘，其中数据是稳定的。边沿极性由SPI阶段确定和
极性控制。
从选择
该低电平有效从选择（ SS ）输入信号选择从SPI设备。 SS必须是低
之前的所有数据通信，并从该从属设备。 SS必须保持低位运行
传送的每个字符的全部持续时间。 SS的信号可能会留在传输过程中的低
的多个字符，或可以每个字符之间不置位。
当SPI被配置为一个SPI系统中唯一的法师， SS引脚可设置为
可以是输入或输出。对于Z8喝采之间的沟通！
®
8K系列
器件的SPI主设备和从外部设备的SS信号，作为输出，可以断言
在从设备的一个SS输入引脚。其它GPIO输出引脚也可以用来
选择外部SPI从属设备。
当SPI被配置为一个主在多主机SPI系统中， SS引脚应
被设置为输入。主服务器上的SS输入信号必须为高电平。如果SS信号变
低（表示另一个主器件驱动SPI总线） ，碰撞错误标志的设置
SPI状态寄存器。
SPI时钟相位和极性控制
该SPI支持的串行时钟相位和极性使用两个比特四种组合
SPI控制寄存器。时钟极性位，
CLKPOL ，
选择一个高有效或
低的时钟，并且对传输格式没有影响。表83列出了SPI时钟相位和
极性操作参数。时钟相位位，
相，
选择两个fundamen- 1
不符不同的传输格式。对于正确的数据传输，时钟相位和极性
必须是相同的SPI主控和SPI从机。法师始终将数据
MOSI线上半周期的接收时钟沿之前（ SCK信号）的奴隶
锁存数据。
串行外设接口
初步
PS024604-1005
ZILOG [ ZILOG, INC. ]
