欢迎访问ic37.com |
会员登录 免费注册
发布采购

U62256AS2A10LLG1 参数 Datasheet PDF下载

U62256AS2A10LLG1图片预览
型号: U62256AS2A10LLG1
PDF下载: 下载PDF文件 查看货源
内容描述: 标准的32K ×8 SRAM [STANDARD 32K X 8 SRAM]
分类和应用: 静态存储器
文件页数/大小: 10 页 / 164 K
品牌: ZMD [ Zentrum Mikroelektronik Dresden AG ]
 浏览型号U62256AS2A10LLG1的Datasheet PDF文件第1页浏览型号U62256AS2A10LLG1的Datasheet PDF文件第3页浏览型号U62256AS2A10LLG1的Datasheet PDF文件第4页浏览型号U62256AS2A10LLG1的Datasheet PDF文件第5页浏览型号U62256AS2A10LLG1的Datasheet PDF文件第6页浏览型号U62256AS2A10LLG1的Datasheet PDF文件第7页浏览型号U62256AS2A10LLG1的Datasheet PDF文件第8页浏览型号U62256AS2A10LLG1的Datasheet PDF文件第9页  
U62256A
Block Diagram
A6
A7
A8
A9
A10
A11
A12
A13
A14
Row Address
Inputs
Row Decoder
Memory Cell
Array
512 Rows x
64 x 8 Columns
Common Data I/O
A0
A1
A2
A3
A4
A5
Column Address
Inputs
Column Decoder
DQ0
Sense Amplifier/
Write Control Logic
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
Address
Change
Detector
Clock
Generator
V
CC
V
SS
E
W
G
Truth Table
Operating Mode
Standby/not selected
Internal Read
Read
Write
* H or L
E
H
L
L
L
W
*
H
H
L
G
*
H
L
*
DQ0 - DQ7
High-Z
High-Z
Data Outputs Low-Z
Data Inputs High-Z
2
April 20, 2004