半导体公司目前面临着令业内最杰出的工程师抠破脑袋的一对材料问题。在45纳米制造商节点，对关键门氧化层引入高K介电质，同时设计出低K介电质作为铜互连绝缘的材料需求，将决定芯片工业是否将持续缩小线宽，满足由国际半导体技术蓝图(ITRS)制订的功率和性能目标。 蓝图要求，2006年在65纳米节点采用高K介电材料，首先用于低功率应用如手机。东芝和NEC公司已分别表示打算这么做，引入硅酸铪高K材料(一种铪、硅、氧和氮的化合物)。德州仪器还在争论是否在既定的时间框架内采用硅酸铪化合物，或者目前看起来更可能的是，等到45纳米节点再实施，45纳米定于2007年开始应用。 在后端工艺，低K介电材料和铜必须缩小以便满足互连性能指标。从2007年开始，蓝图要求低K材料的K因子要从当前的3.1~3.6降低到2.7~3.0。ITRS关于下一代互连的目标是2.3~ 2.6，时间是这个十年末在45nm节点。 在半导体食物链顶部的公司们将试图在一两年内突破这些目标。然而一部分人士，当然不是全部，认为当今采用的铜连线绝缘材料太易碎，以致所谓的快速发展比期望中的要更为困难。

     对于高性能芯片，由于当今CMOS主流技术双掺杂多晶硅门事实上将被双金属门所替代，以对付多晶硅耗散和迁移率退化问题，向更高节点迈进的路途坎坷密布。（转自 电子工程专辑）