在日前举行的台积电(TSMC)2005年技术研讨会上，该公司的高层透露，将为采用90纳米设计规则的工程师提供更多的可制造性设计(DFM)建议(recommendations)。

　　台积电DFM项目负责人James Wang透露，此次新公布的6条指导建议基于台积电2004年的技术研讨会上所提出的建议，并延伸到了90纳米平台。这6条建议中，部分建议的细节在本次会议上获得批露。

　　台积电称，其中“最重要的改变”是金属沉积(metal deposition)，裸片的金属沉积必须要相对均衡一致，防止进行到化学机械抛光(chemical-mechanical polishing)步骤时出现凹陷和其它问题。 　 “在批量生产阶段，虚拟填充(dummy fill)建议最为重要，”Wang表示。而新的金属密度规则包括：避免任何非金属区域大于3平方微米。DFM“建议”要保持5平方微米的氧化物区域顶部的金属宽度等于或者大于0.16微米，而DFM“规则”是0.14微米。为了实现较为均匀的金属密度，台积电提供在低金属密度区域使用插入虚拟金属刻线(dummy metal lines)的方法。

　　而在封装上，该公司提供一个强大的图形评估工具，以消除“热点”。台积电还开发出一种良品率灵敏度分析仪，可以检查通孔、内连和多晶硅开路和短路，以及其它可能的问题。

　　此外，台积电提供一种光刻工艺检查(LPC)工具，这是一种基于仿真的环境，能进行有可能引起良品率问题的图形设计分析。LPC工艺将晶圆和掩膜检查工具与LPC仿真器链接起来。台积电还改进了其光学逼近校正(OPC)标准，以确保良品率高的“可预测图形”。遵守OPC友好的指示能缩短掩膜制造周期时间达10%。

　　据台积电发言人透露，有关这些建议的更详细内容登载于“台积电在线”网站，但只有台积电的客户才可以凭密码访问其内容。 　 （来源　电子工程专辑）