第三届国际系统级芯片大会期间举行的一场小组讨论上，与会代表们略过以往的学术科学项目和乐观的供应商市场论调，探寻了在功率管理挑战中什么是当今真正可行的方法。 研讨会着手处理的第一个问题是需要更多功率管理。当今的设计可不可以没有待机、睡眠、休眠模式。“一种睡眠模式不再够用，”ARM公司工程院士David Flynn断言道，“应用程序对功率的要求如今需要太多技术。” 对此问题，小组在讨论对策时出现了分化。Tensilica公司技术专家Steve Liebson认为首先要进行结构改变。“首先由不学习的坏习惯入手，”他建议。“在许多内循环应用指令集并行中有大量的可用数据，能用SIMD指令加以使用。不要再有认为单CPU对你的峰值负载足够快的想法，利用并行机制。这可以降低时钟、电压，这是你能减少有源和泄漏功率的最大的一件事。” Cadence Design Systems的硅设计链项目市场经理Susan Runowicz-Smith同意这一看法。她叙述了如何用时钟门控、功率门控、电压岛和库在一定范围的阈值电压内几乎独立于结构而大幅节省功率。但在过去，这其中的许多技术存在局限，无法适用于大型设计团队，都必须手动进行。 “我们致力于将这些技术自动化，”她表示。该公司与应用材料、ARM和台积电等公司正紧密合作，开展这一项目。