摘要：论述了IC产业链中包括的主要技术，例如芯片设计、芯片制造、芯片封装新技术和支撑条件等，并讨论了这些新技术及其产品的研发、应用和发展策略。关键词：超大规模集成电路；特大规模集成电路；集成电路产业链；技术应用：产业主体；良性发展中图分类号：TN47；TN405．94 文献标识码：A 文章编号：1003-353X(2004)06-0057-071 引言近20年来，微电子技术、计算机技术和通信技术迅速发展，IC芯片的集成度不断提高，VLSI、ULSI芯片的应用范围持续扩大[1]，半导体业界对IC产业链发展十分关注，一方面是由于近年来VLSI制造业有了长足的进展，设计业起步的势头较大；另一方面，IC产业链断裂现象已开始显现，这会制约到产业主体的良性发展。基于此，有必要讨论VLSI产业链中的新技术及其应用和发展问题。如图1所示，就IC本身而言，其产业链主要由芯片设计、芯片制造和芯片封装等环节构成。从广义上说，IC产业链应包括上游的支撑条件(如设备、仪器和材料等)，还应包括下游的产品应用、供应链和新品开发[2]。

     2 VLSI芯片设计与新技术开发2.1 开始迈向IC产业链的龙头地位2003年，上海航天上大欧德科技有限公司开发出国内具有自主知识产权的第一款有机发光二极管显示器(OLED)专用驱动芯片；同年第3季度，天津南大强芯顺利完成对于90纳米CMOS工艺的系统级芯片(SOC)用多种知识产权模块的系统结构设计、SOC用嵌入式CPU-IP核的软件工具模块设计。这两件事标志着我国IC设计业有了较大的突破性进展。在VLSI生产线建设高潮迭起的情况下，设计业规模弱小、设计产能短缺的状况已经得到改观。我国的IC设计业开始向高附加值方向转型，现已涉足到高清晰度电视芯片、手机用数码相机芯片、SOC等高端产品等，VLSI设计业真正成为产业链龙头的日子不会太远。2．2 设计方法与新技术2．2．1 从电路到结构的系统设计方法现代逻辑设计包括更多的寄存器传输级设计，调度和分配都是设计VLSI这样的复杂数字系统所必备的工具，电路版图告诉设计者哪种逻辑和结构对IC新品最有意义和最有实用价值。2．2．2 测试和可测试性设计方法如今，用户既需用高质量芯片又希望耗费较短的设计周期。每位设计者都应知怎样测试芯片及如何使芯片易于测试。相对来说，可测试性设计方法只要对芯片结构稍加改动，就能使芯片彻底而容易被检测，而对性能不良的芯片结构，即使优秀的测试工程师用它法也难以充分测试[3，14]。2．2．3 算法设计设计VLSI芯片，需用专用的分析和综合工具。对于ULSI芯片，使用CAD和EDA等工具就可完成：对于较小的ASIC芯片，使用这些工具可满足性能和尽快。上市的要求。故应利用这些先进的设备和工具(包括硬件描述语言VHDL、Verilog HDL和行为级综合工具、完善的逻辑综合工具等)进行算法设计，以便高效率地设计出VLSI、ULSI芯片和其他复杂的集成系统。2．2．4 版图设计版图设计是VLSI从电路拓扑到芯片拓扑的一个重要环节，它随着IC制造技术和设计软件之发展而发展。现有三种方法：一是通过图形编辑方法完成版图设计，二是通过库单元调用和拼接方法完成，三是通过CAD和EDA技术自动生成某种格式的版图图样。其中库单元技术是目前设计较优秀的IC芯片的技术方法，它以成熟的VLSI单元(电路和版图)库作为设计基础，利用计算机布局布线工具软件，在两维平面上制作对应的具体电路或系统的版图。因采用成熟的VLSI电路和版图，同时借助EDA工具，故所设计芯片不但具优良的局部性能，而且有妥当的整体布局。2．3 SOC的焦点设计技术2．3．1 21世纪IC业界将进入SOC时代由于SOC面向特定用户，能最大程度上满足嵌入式系统的要求，所以它具有诸多的技术优势。SOC尤其适用于开发数字新品，如手持设备、便携式数字通信和信息家电产品，因此21世纪IC行业即将跨入SOC时代。2．3．2 SOC产业发展的焦点技术SOC设计投入的最大门槛是专门技术、IP库和SOC总线架构支持，这需用广泛的多功能IP和将客户逻辑与之集成在一起的设计艺术，最大限度地满足客户开发产品的需求。因而许多第3方IP供应商得到快速发展，他们的成功抑或拥有独一无二且极具价值的IP，抑或具有良好声誉的库。SOC设计者通过重用已被证明的IP，不但利用了其最新技术优势，而且减少了开发周期和风险。SOC的发展离不开应用产品需求的导引。当设计SOC时，优先考虑的问题是系统的体系结构。为了提高开发模块的重复利用率，降低成本，用户采用了SOC(在芯片内部)总线、芯片间总线(如SPI、I2C、UART和并行总线)、板卡间总线(ISA、PCI、VME)以及设备间总线(USB、1394、RS232)。此外，SOC总线还为用户提供了一个堪称“理想”的环境：SOC内模块间不会面临干扰、匹配等传统问题，但SOC的时序要求却非常严格。国内SOC发展的焦点技术包括：(1)总线结构及互连技术，它直接影响芯片总体性能的发挥；(2)软、硬件的协同设计技术，主要解决硬件开发与软件开发的同步问题：(3)IP可重用技术，解决如何对其进行测试和性能验证等问题；(4)低功耗设计技术，主要研究多电压技术、功耗管理技术以及软件低功耗利用技术等；(5)可测试性设计方法学，研究eJTAG设计技术和批量生产的测试问题；(6)超深亚微米实现技术，研究时序收敛、信号完整性和天线效应等课题。3 VLSI芯片制造新技术3．1 CMOS工艺是当前主流技术CMOS工艺是当前各类VLSI制造技术之主流，图2显示了典型的CMOS工艺顺序和各模块以及对应于不同电路的变化。图中标准的CMOS工艺主要用于制作高速、低耗数字VLSI；CMOS+浮栅MOS器件构成制作E2PROM、闪存的工艺；而CMOS+特殊的存储电容制作构成标准动态随机读写存储器(DRAM)工艺，它使用深亚微米硅栅5层以上互连CMOS工艺，并且用自顶向下的工艺顺序。图2中阴影框表示新增工序，虚线框表示可选工艺。

     3．2 硅CMOS工艺中的若干关键技术硅CMOS工艺的关键技术有：应对VLSI线宽不断减小的趋势，采取等比例缩小的小型化技术方案；为降低寄生效应，尤其是串联电阻和接触电阻对MOS器件性能带来的影响，采用硅化物工艺模块；为避免闩锁效应，增加基区宽度(即NMOS和PMOS管之间间距和阱区深度)，加大基区掺杂使两管的增益乘积小于1，或用可吸收注入电荷的保护环，以防止起双极型晶体管(BJT)的效用；从提高DRAM存储容量和突破线宽0．1μm极限出发，在减少器件面积的同时，保持或提高单位面积下电容的电荷存储量，即增加电容数值。目前国外有两种电容结构适用于DRAM工艺：一是深槽(Trench)电容，二是堆积(Stach)电容，两者作用均为纵向上增加单位平均面积下的电容量，并采用高众栅介质层，达到增加电容数值的[18]。3.3 硅双极型工艺新技术BJT的性能在很大程度上一直受其寄生参数的限制，在寄生参数中最主要的是与欧姆接触区或器件非本征区有关的结电容。简单的双极型工艺技术，如三重扩散工艺或标准埋层集电区工艺，存在较大的非本征电容。对于较为复杂的双极型器件工艺则利用自对准多晶硅结构制成器件的发射区和基区欧姆接触，而对金属与多晶硅接触可在较厚的场氧化层上制备形成，这样就使器件的结面积大为减小。此外，利用多晶硅形成发射区欧姆接触，还可使器件的本征电流增益有所增大。3．4 VLSI的微细加工技术3．4．1 采用先进的纳米技术缩小芯片特征尺寸的最大利好是提高IC集成度、改善芯片性能和降低成本。而不断缩小芯片特征尺寸恰恰是IC产业新工艺、新技术的一项重点内容，这与推动IC产业链发展相适应，故制作VLSI芯片急需引进纳米加工技术。目前国际主流工艺为130纳米，根据国际半导体技术发展指南(见表1)，90纳米工艺今年投入大生产。

     由于VLSI芯片的制程有数百道工序，用数十种、上千套设备和仪器来完成，纳米工艺的微细加工技术是半导体器件制备的核心，它始终是制约半导体产业发展水平的先导和标志。在几十年的半导体技术发展史中，微细加工技术不断突破加工“极限”，按照摩尔定律提出的时间节点选取满足需求的解决方案[20-21]。3．4．2 存储电容的宽长比极限虽然MOS管做得越来越小(栅长小到0．13μm左右)，但是作为VLSI存储器芯片(例如DRAM)记忆元件的电极电容，必须储存有一定的电荷量。当芯片线宽做小时，电容面积也相应地减小，故此时只有增大高度(深度)，才能提高电容数值。但当制作约0．13μm栅长MOS管的DRAM时，就会达到MOS器件宽长比的极限值。3．4．3 MOS管栅极氧化层厚度及其材料当线宽缩为0．1μm时，MOS管氧化层厚度将减至1．4nm，这会导致绝缘体内隧道电流大增。一般氧化层厚度每降低0．2nm，栅极漏电流约增大10倍，此效应会使存储单元不能正常工作。铁电材料具有比硅高得多的介电系数，用硅化钻、硅化镍、亚硝酸硅等材料来取代SiO2，是增大MOS管栅极电容量、减小器件宽长比的有效途径。3．4．4 铜互连引线技术IC产业链新技术的另一项重点内容是采用铜互连技术。鉴于芯片中存储器提速，铝引线因电阻较大、电迁移现象严重(产生空洞，增加接触电阻，甚至引起断线)不能满足芯片的提速要求，故对大容量芯片的加工技术，需用多层铜互连引线，并确保无电迁移现象发生。铜具有较高的导热率，有利于芯片的散热。目前可将铜互连引线制成15μm的直径，并将引脚距离减至35μm。3．4．5 MOS管栅极氧化物绝缘层及线间介质当VLSI芯片尺寸缩小到0．1μm时，互连寄生电阻、寄生电容的延时成为DSP芯片进一步提速的障碍，MOS管氧化物绝缘层及线间介质需用比SiO2绝缘层的介电常数更低的SiO2。目前引人注目的介质是蜂窝式纳米多孔SiO2，它有非常低的介电常数(1．5)、高机械强度、高击穿场强和高热稳定性，并且与硅有较好的粘附性。这就要求介质中气泡直径为3nm。制作这种SiO2绝缘层应采用溶胶-凝胶工艺，并采用旋转淀积技术。3．4．6 光刻技术及相关新技术目前阻碍特征尺寸进一步缩小的瓶颈是光刻技术。光刻法利用光源导引对芯片进行蚀刻加工，光源由可见光、紫外光(UV)等普通光源，向深紫外光(DUV)、极深紫外光(EUV)、X射线、软X射线投影、电子束和离子束投影等曝光光源方向发展。曝光对准机提供的最小线宽ΔL≈λ/NA，式中k为一常数，决定于光刻胶区分光量变化之能力，λ为曝光波长，NA为芯片的数值孔径，而聚焦深度σ≈λ/NA2，因此两者要求NA有一较好的折衷数值[18]。现介绍光学光刻新技术。●相移掩模技术(PSM)。它是光刻技术的历史性突破，它使IC的线宽达到0．125μm，用于制备0．12μm特征尺寸的4GDRAM芯片。虽然目前PSM还是发展中的技术，但它已经得到国际上芯片制造商的极大关注和制作VLSI芯片方面的应用。●偏轴照明技术。若采用该项新技术，可提高CMOSVLSI芯片的阱深达一倍以上。●光学邻近效应修正(OPC)。由于光线绕射的影响，IC掩模版图形边缘会产生失真效应，这就要靠计算机模拟宋修正掩模版图形。OPC是PSM技术的扩展，极具竞争力，但它以更复杂、更昂贵的掩模工艺为代价。●X射线光刻技术。在光刻时，掩模版上的图形与转换到硅片上的图形为同样大小。光刻掩模版的材料有硅、氮化硅(SiNx)、碳化硅(SiC)和金刚石膜，它们均有良好的散热能力、较低的热膨胀系数和X射线透光度(＞60％)。X射线光刻版上要有X光吸收剂，如金(Au)、钨(W)、钽(Ta)，厚度为300-800nm，以便使透光区与非透光区的X光穿透比大于10：1。●电子束光刻技术。电子束束斑直径小于10nm，它能穿蚀硅基片薄膜深度达2μm，且电子束定位精度优于25nm。一般利用步进电机驱动样品平台，精度可达1-2μm。操作时先用激光控制，再用氦氖(波长入；0．635μm)激光测距，准确度达到λ/128。●纳米蚀刻术(NIL)。所谓NIL，即先设计好相应的掩模版模型，然后蚀刻到芯片上，再通过紫外线光对其加热或修正，这样使VLSI芯片的加工准确度达到10nm的标准[18]。3．5 BiCMOS工艺技术BiCMOS工艺技术允许电路设计者在同一块DRAM芯片上既使用双极型器件，又使用CMOS器件。具体设计为，用双极型器件构成灵敏放大器来检测电路中微小的电压变化，并在VLSI外围电路需要驱动电容负载之处设置双极型器件输出级(因为VLSI中存储器的行线、列线和读出放大器等的输出端均存在着较大的分布电容)，而在存储器的主体一存储矩阵部分仍采用CMOS器件。这样制作对于VLSI来说非常有用，因为它一方面折衷地解决了高集成度、低功耗与高速之间的矛盾，另一方面当需要驱动大的输出压焊金属或连接不同电路单元的长互连引线(有时可能长达几毫米)时，很少出现半导体器件的特性退化现象[9-17,19]。3．6 芯片洁净和清洗技术在VLSI芯片制程中，除了要排除外界的污染源外，IC有关制作步骤(如高温扩散、离子植入前等工序)均需进行湿法或干法清洗工作。通常采用的湿法清洗有RCA(美国无线电公司)清洗法、稀释化学法和单晶片清洗法等，常用的干法清洗主要有气相化学法。而VLSI工艺制程中常采用干、湿法相结合的洁净和清洗方式[4-5]。4 VLSI芯片封装新技术4．1 基板上芯片直接封装技术(DCA)DCA的互连方法有引线键合(WB)、载带自动焊(TAB)和倒装焊(FCB)技术三种。而DCA与互连方法相结合，构成板上芯片(COB)技术。由于DCA芯片互连功能和其他优越性，所以它已被广泛用于板上FC、单芯片封装(SCP)和多芯片组件封装(MCP)中。因而DCA特别是FCB技术将成为未来VLSI芯片封装的主流工艺。4．2 芯片尺寸封装(CSP)技术虽然CSP是新技术，但它很快被选用宋封装VLSI存储器，原因是与DCA技术相比，CSP使用基板的优点很多，如对于优质管芯(KGD)，它易于作速度测试和老炼处理，并易于传送、组装、返修、标准化以及便于保护芯片、处理芯片面积缩小与扩展等制程。总之，CSP减少了受基础设施的约束。在过去的数年里，电子封装工业见证了在CSP技术上大量的开发工作。4．3 系统级封装(SIP)技术4．3．1 SIP的技术优势IC封装公司根据电子整机系统发展的需求，通过将VLSI芯片及其他电子元器件(包括分立元件和埋置元器件)封装起来(如用CSP等)，以此完成不同电子整机的系统封装。这种能实现电子整机系统功能的封装称为SIP技术，相应的产品就称作系统级封装产品。与SOC相比，SIP的优势如下：(1)大都采用商用元器件，产品制作成本低；(2)产品进入市场周期短，且风险小；(3)采用混合组装技术安装各类IC，如CMOS电路、砷化硅(GaAs)电路或BiCMOS电路等，还可安装各类无源元器件，封装系统内部的元器件可采用WB、TAB或FCB互连；(4)封装系统内的元器件向z方向发展，从而提高封装密度，减小封装基板面积；(5)“埋置型无源元器件”集成到各类基板中，避免使用大量的分立元件。4．3．2 单级集成模块(SLIM)—一种典型的系统封装技术SLIM将各类IC芯片和器件、光电器件和无源元器件、导线、介质层都统一集成到一个电子封装系统内，它所完成的是庞大的“系统”功能。这种新型的电子封装结构，将原来三个封装层次(一级芯片封装——二级插板／插卡封装——三级母板封装)“浓缩”成一个封装层次，这样能最大限度地提高封装密度。与上述各类封装技术相比，SLIM功能更强、性能更好、体积更小、重量更轻、可靠性更高，而成本会相对降低。4．4 圆片级封装(WLP)技术WLP技术日益受到国外IC封装公司的青睐。20世纪90年代中后期，各类CSP技术竞相发展，特别是圆片型CSP，原因是它在通常制作IC芯片的A1焊区完成后，继续完成CSP封装制作，使其成本、性能和可靠性等较前几类封装技术更具潜在的优势。至今国际上大型的IC封装公司都纷纷投向这类CSP技术开发，故称圆片级CSP(WLCSP)，又称圆片级封装(WLP)[4，8]。除WLP技术外，其他各类CSP技术均需先将一个个IC芯片分割后，移至各种载体上，再对芯片WB、TAB或FCB，最后模塑或芯片下填充，才完成了CSP制程。模塑既可是单个模塑，亦可为芯片连接好整体模塑后再切割，但工艺既复杂，又不连续，因此成本和质量也各不相同。而在VLSI生产线上完成的CSP，只增加重布线和凸点制作两道工序，并用两层BCB或PI作为介质层和保护层，所用工艺仍为传统的金属淀积、光刻和蚀刻技术，最后无需再模塑。这与IC芯片制作完全兼容，所以这种WLP在成本、质量上明显优于其他CSP制作方法。预计WLP将在今后几年内发展成CSP的主流技术已是大势所趋。5 新技术应用与发展对策5．1 加快“中国芯”产业化进程我国IC产业正面临着难得的发展机遇，其中透露出一个强烈的信号：中国需要自己的芯片。2003年12月，在北京大学微处理器开放周开幕式上，国家科技部宣布北大众志-863CPU系统芯片成功批量生产，已进入市场推广阶段；12月20日，中科院计算机所公布了龙芯CPU的最新研究成果；12月28日，中星微电子公司对外宣布星光数字多媒体芯片实现研发成果的产品化和产业化，销售量突破1000万枚，成为我国第一个大批量打入国际市场的“中国芯”。有专家预测到2005年，我国IC市场需求量将达到500亿枚芯片，市场销售额将超过2000亿元。“中国芯”正在突破产业化瓶颈，慢慢地步入良性发展的轨道。现在我国“中国芯”产业化进程正在加快，这是IC产业链走上自主发展道路的重要一步。5．2 应用新技术，使IC产业链各环节互动为适应“中国芯”制造业产能增大和工艺代工水平提高的趋势，IC产业应向制造SOC的方向发展，具体举措为：(1)鼓励各方对业已看好的设备、仪器和材料投资；(2)倾向于自主开发多功能的生产线和仪器设备，做到一线多能、一机多能，如多功能扫描镀膜机代替单一功能的多晶硅、氧化硅和氮化硅等离子增强型化学气相蚀刻机；(3)通过落实产业政策，积极引进海内外资金，建设好产业园，充分利用上述产业链中的各项技术，以设计业作突破口，制造业为重点，带动封装业上规模，支撑业在组织关键设备和材料攻关的同时，选择面大量广且基础好的产品投产。因不断缩小芯片特征尺寸和扩大晶圆尺寸是推动IC产业链发展的两大重点技术，故半导体业界要悉心研发纳米技术(包括纳米器件、90纳米芯片生产线以及相应的纳米材料和加工设备)、光学光刻技术和扩大晶圆尺寸技术(如300mm晶圆生产线)等，其他诸如双门晶体管、双边沿触发器和超薄绝缘膜上硅(S01)等新技术也应研发并加以应用，这是IC产业主体发展之必然[6-7]。近几年IC制造业的建线热，带动了封装测试、设备和材料等上、下游产业的发展，而在2003年IC产业链的链条上，信息业和资讯业已成为新的亮点。第一届IC专业展览的成功举办既是产业发展应运而生的产物，又是对IC产业在信息、资讯环节的补充和完善。但在IC产业链式效应逐步显现的同时，关键设备和材料依赖国外进口的局面尚未改变，如何使产业链各环节真正互动起来，走上自主发展IC产业的道路，还需半导体业界的共同努力。5．3 调整IC产业结构，使IC与整机结盟近两年来，随着大量资金的涌入，我国的半导体IC产业取得了飞速的发展。然而全球持续低迷的市场、巨额贷款利息和较长折旧年限使一些投资者开始思变。经过去年的调整，中芯国际与华虹NEC完成产能的扩充，上海贝岭向IC设计转型已取得初步成果，其股价逆势而上。面对瞬息万变的市场，IC产业适时调整策略自然是企业明智的选择，“变”永远是产业发展的不变的定律。去年有两件事件反映出IC企业与整机企业之间的合作得到加强，产业链内的调整正在悄然进行：一是9月10日，华虹NEC与中兴通讯签订战略合作伙伴协议：二是9月16日，华为公司与英飞凌科技公司签订合作开发低成本的WCDMA手机平台的协议。这两个合作项目将有利于双方在方案设计前端就贴近用户需求，从而缩短研发周期，降低成本，更快地推出国产通讯新产品。这样通过整合形成双赢已渐成趋势。未来产业链各层面上的竞争不再是单个企业之间的竞争，而是整合后整个上、下游产业之间的竞争。有实力的企业不约而同地想起创建属于自己的产业链条，当这些错综复杂的链条在一定的时空交汇时，便渐渐地形成了竞争新格局。5．4 产业链断裂和支撑条件制约解决此问题，技术应用、资金投入和政策导向是三个重要条件。“十五”期间科技部已将光刻机、蚀刻机、注入机和硅单晶列为重点研究项目，信息产业部在电子信息发展基金中也将支撑条件列为支持项目。可以预期，经过业界的共同努力，产业链断裂问题会得到较圆满的解决，设备、仪器和材料等行业一定会找到它们各自的位置，支撑条件制约产业发展的问题也可以得到缓解。（转自 中电网）