Synopsys推出新一代物理实现工具Galaxy IC Compiler，它将物理综合、时钟树合成、布线、成品率最佳化与验收（sign-off）相关性等功能整合在一起。该工具将代替Synopsys的物理综合工具Physical Compiler和Astro布线器。作为Synopsys Galaxy 设计平台的核心，与该平台中的RTL综合工具Design Compiler一起，构成从RTL到GDSII流程的全面解决方案。

    新思科技董事长兼首席执行官Aart de Geus指出：“各种单点工具不能以相同的方式交换设计中的数据，因而即使是最好的单点工具，如果是无关联的，也将会产生最坏的结果。而IC Compiler在时序、信号完整性、功耗、成品率技术等方面具有很好的关联性。IC Compiler的创新技术，有别于传统架构，新一代技术能一次解决多种设计问题。”

    随着芯片设计的复杂度日益加剧，先进的芯片制造工艺与设计的变化，在正确的时序验证与物理实现之间需要更紧密的连结。而且，成品率也不再被视为后续流程而必须被纳入设计流程中。而在以前的设计工具中，布局、时钟树合成与布线都是独立而不相关的步骤。这些挑战全都需要新的物理设计工具加以解决。IC Compiler独特的架构能够消除彼此的间隔而统一物理设计，利用Synopsys在综合、时序、布局、布线、光刻及验收上的核心技术，再配合物理设计的创新作法，对物理设计提供从网表、到待试产、直至GDSII产出的整套流程的最完整的支持。IC设计工程师可以在逻辑综合以后使用IC Compiler，可以在单一步骤中同时实现布局、时钟树合成和布线。该工具同时增加了DFY（design-for-yield）功能，支持像ARM等公司提供的IP库。通过Synopsys的Milkyway数据库，IC Compiler可以和PrimeTime静态时序分析、Star-RC提取，以及其它工具进行通信。

    IC Compiler采用了三种突破性的新技术：

    ● 新的XPS（Extended Physical Synthesis）技术大幅延伸时序、区域、信号完整性与耗电量在结果品质(QoR)上的优点。

    ● 验证导向设计收敛为最艰难的设计提供最快速结果需时(TTR)。

    ● 整合成品率增强技术做到最佳结果成本(CoR)。

    Synopsys公司产品行销经理Ashwini Mulgaonkar介绍：“IC Compiler适合130nm以下的设计范围。我们希望用户能逐渐转向使用IC Compiler，以取得性能、成本及time-to-market等方面的竞争优势。但我们也将继续支持物理综合工具Physical Compiler和Astro布线器。”

    IC Compiler商业产品于2005年6月正式向用户提供。

    网址：www.synopsys.com