该设计参考流程结合了Cadence Encounter数字IC设计平台和Cadence可制造性设计(DFM)技术，攻克了低功耗、复杂的层次设计、时序及信号集成(SI)签收等纳米设计的挑战。该设计参考流程使用SMIC的90纳米工艺技术进行开发，通过了样品设计验证。Cadence作为最早与SMIC合作的电子设计自动化公司之一，与SMIC一起推出了90纳米Encounter低功耗系统级芯片设计参考流程。Cadence的新技术如Encounter时序系统已结合到该流程中，用于静态时序分析(STA)签收。