根据最近的研究报告，半导体产业一向推捧的「摩尔定律」（Moore's Law）即将走到尽头。即使还有大约二十年的时间，英特尔的研究人员最近发表的研究理论指出，芯片制造商在缩小晶体管（transistors）的技术上将遇到瓶颈──过去这一直是制造更小、更省电，更便宜处理器的主要方法。保守估计，2018年时制造商将可进入16纳米的制程，或许可能还可以再有一或两次的制程进步，但这已经是尽头了。

     英特尔的技术策略总监Paolo Gargini表示：“看来这似乎是根本的极限。”这份由四位作者合作撰写的《二进制逻辑开关扩充的极限──Gedanken Model》（Limits to Binary Logic Switch Scaling--A Gedanken Model）报告书，由IEEE（机电工程协会）在前不久出版。虽然一般研究员提出晶体管的扩充即将告终的理论并不是什么新鲜事，但是这样的宣告由英特尔提出却是相当罕见的，同时这也透显出现有的芯片设计所面临的困境。现今计算机在外型大小、省电性，以及效能上的诸多要求，迫使半导体制造商必须竭尽所能的重新思考产品的设计，同时还得努力将所有的研发及设计力量集中起来。这个问题的解决，可以说是整个产业的主要目标。

     依摩尔定律，一定大小的芯片内，其晶体管数每隔两年就会加倍一次，由于这种指数型成长的模式，也让计算机效能越来越强大的同时，还可以售价越来越便宜。大致说来，这其中的关键就在于缩小晶体管。然而，随着缩小达到极限，制造商也必需找到其它方法才能保持这项定律。 这个问题将在台湾举行的ITRS会议（International Technology Roadmap for Semiconductors）上展开广泛的讨论。ITRS是由包括「半导体产业协会」（Semiconductor Industry Association）等组织所组成，讨论未来十五年半导体产业所面临的挑战与概略的时间表。新的计划也在去年年底于台湾发表。

     此外，Garnigi表示，研究人员也正在研究各种方法，例如更有效的利用电子，或者干脆把芯片做大一点，来克服可能的障碍。但其它研究员可能会反驳这些看法。他笑着表示：“我们不能让物理所打败。”

     优越的电路

     芯片所面临的问题可以总结为“差别”与“控制”。晶体管基本上是微小的控制开关，里面包含了“源极”（source，电子的源头），“汲极”（drains，电子的去处），以及专门控制信道内的电流以及连接源极和汲极的“闸极”（gate）。当电流从源极流向汲极时计算机就将他读为「1」；当电流不流动时，晶体管就读做「0」。数以百万计的这些活动总结为个人计算机内的资料，因此，若要让这些活动产生可靠的结果，一定要能严格格控制好闸极与信道。

     然而，当闸极的长度小于5纳米时（一纳米等于十亿分之一米），就会开始产生隧道效应（tunneling effects）。由于源极和闸极会非常接近，因此电子将会自行穿越信道。Garnini以小路碰上瀑布来比喻这个现象。如果不知道瀑布有多深，大家就会绕道而行；如果水幕只是薄薄一层，大家就会直接穿越它。他表示：“如果你设了屏障，电子会有一定距离的穿透。一旦两个区域的距离够近，由于隧道效应之故，电子将会从A走到B，就算闸极上没有电压。” 这时候，晶体管就变得不够稳定，无法成为基本资料的根源，因为其“自发传输”（spontaneous transmission）的机率大概是50%。换句话说，海森堡（Heisenberg）的“不确定定理”（uncertainty principle）就会开始发生作用，电子的位置就无法精确的预测。

     以16纳米制程技术所生产的芯片，其晶体管的闸极距离大概就是5纳米。AMD处理器技术开发副总裁Craig Sander表示：“在5纳米的闸极距离里，我同意他们的说法。我想，我们将会找到一些不需追赶这种技术蓝图的应用。”

     这种芯片何时投产还有争议。就报告来看，每隔两年会进入新的制程。90纳米制程（闸距大约是37纳米）才正开始投产。就两年一个周期来计算，大约在2013年开始进入16纳米制程，2015年将进入更小芯片的极限。不过，近来制造商在跨入新制程的速度上有趋缓的趋势。若以三年为期，5纳米芯片的极限可以维持到2018或2019年，大约2021年进入障碍。ITRS的时间表里则会提供不同制程技术之间的细节。

     Gargini表示，不管晶体管材质的化学特性为何，隧道效应都一样会发生。多年来，许多研究人员都曾预测摩尔定律将寿终正寝，但他们以现有材质为基础进行推论上却出现误判。然而，设计师不断地在改变半导体内的材料与结构。例如，英特尔与AMD就试图以金属闸极来取代现有的硅闸，好让芯片可以进入45纳米制程—预计在2007至2009年间。 英特尔研究员的报告其背后的观念为：“为什么不以完整的基本规则来做些?”Gargini表示：“我们的报告的特点就是材料的独立性。”理论上，设计师可以再挤出些大小。他表示，“或许还可以进到4纳米。”但为了避免钻洞的问题，还需要提高电力来执行芯片。

     耗电问题最大

     然而，对芯片设计师来说，耗电仍是个重大的问题。不只如何供应芯片电力的问题越来越难解，周围的电力热也可能造成严重的故障。和其它研究人员一样，Gargini认为解决耗电问题可不简单。有效的冷却系统可以降低计算机的内部温度，但同时也需要独立的电源，因此所产生的热和所散的热相当。

     一种理论性的可能方法是，回收使用电子。在现有的架构里，电子从源极到汲极之后就会销灭。Gargini表示，“若能再生使用，只要把电子再传到别的地方，可以在不销灭电子下做很多的计算。”碳纳米管（Carbon nonotubes）以及硅纳米线（silicon nanowires）也是另一种选择。这类型的材料所做的晶体管大小相当。碳纳米管的直径大约是1至2纳米，但在试验的晶体管里，其纵长可延伸到源极与汲极之间。总之，效能可以提升（耗电量也可以减少），但是大小还是会原地踏步。

     另一种替代方案就是再把芯片做得更大，以3D芯片的模式在芯片内加入更多的晶体管。英特尔的联合创办人高登摩尔（Gordon Moore）及史丹福的教授Tom Lee等人已经预测了这种解决方案。