日本索尼(Sony)与东芝(Toshiba)公司日前宣布，通过把嵌入DRAM单元(embedded DRAM cell)缩小至0.069平方微米，双方合作开发出了第一个45纳米嵌入DRAM单元。双方在日本东京举行的2005 VLSI研讨会上发表的一篇论文介绍了上述成果。

　　索尼与东芝联合开发了90纳米和65纳米工艺技术，东芝将其分别称为CMOS4和CMOS5。它们的合作目前处于第三阶段，正在开发45纳米工艺技术。东芝把这项技术命名为“CMOS6”，但索尼没有采用这个名字。

　　为了满足高性能系统芯片LSI的要求，它们开发了基于深沟道的嵌入DRAM技术，将之作为重要的片上内存。当嵌入式DRAM缩小后，深沟道的电容就会下降。为了对此进行补偿，研究组引入了一种瓶子蚀刻(bottle etching)工艺，同时采用一种名为“LOCOS collar”的结构，这样就能形成一个形状象瓶子似的沟道。这样的沟道很宽，但出口较窄，从而扩大了沟道的表面积，并提高了电容。除了把沟道做成瓶子形状以外，还用高K节点绝缘材料(Al2O3)代替了传统的氮-氧绝缘。

　　东芝半导体(Toshiba Semiconductor)旗下System LSI部门的研究员Tomoya Sanuki表示：“如果这些技术用于CMOS5(65纳米一代)，电容可以改善60%。也就是说，如果电容达到与CMOS5一样的水平，我们就能够把CMOS6的沟道做得更小。” 　　索尼和东芝在45纳米工艺开发方面投入了大约200亿日元的资金。来自这两家公司的大约150名工程师在东芝的研发中心和大分工厂工作，计划在2007年3月以前开发出45纳米一代的关键技术。