在Cadence Design Systems公司日前举行的设计链合作方会议上，与会的业内公司高层认为，更低功耗的设计挑战可能并非如广泛谈论的那样令人畏缩不前。 无线器件供应商Sandbridge Technologies公司工程设计副总裁Gary Nacer表示，该公司已论证了通过采用当前技术和工具减少器件功耗达50%的能力。Nacer说道：“高性能、低功耗设计通过现有的深亚微米工艺可以实现。” 与会的四位嘉宾有三位来自硅设计链协会的会员，该组织包括Cadence、ARM 、台积电(TSMC)和应用材料公司。该组织最近研制出一款ARM1136JS微处理器的低功率版本，减少了40%的总体功耗。 功耗被广泛认为是从事前沿设计的设计师所关心的头号问题。与会嘉宾尽管乐观，但仍然一致认为还有许多空间有待改进，需提供更好工具，包括物理设计、电压岛、验证、时序以及信号完整性分析。 ARM公司高级架构设计师Robert Aitken认为，在应对功耗问题上有多种潜在方法，它们在某种程度上都能够成功。“不同人在从不同角度看待这个问题，”他说。“时间会证明谁会成功，谁会失败。” Aitken指出，在功率市场，那些适用于方面集成到设计流程的EDA工具、可适应市场需求的物理知识产权(IP)以及采用了可以创造出最好效果的策略的内核最有可能成功。 “没有哪家公司可以单独解决好功率问题，”台积电设计服务营销副总裁Ed Wan表示。“重要的是选对合作伙伴。”