华中科技大学控制科学与工程系 陈 敏 魏 丰 李广宇 摘 要： MAX1338是一款4通道，多量程、软件可编程，精度为14位的同步采样模数转换器，本文介绍了此芯片的主要特点、内部结构和工作过程，同时给出了它在多通道数据采集系统中的应用电路。

     关键词：MAX1338；同步采样；软件可编程；A/D转换器

     主要特点 MAX1338是MAXIM公司生产的差分输入四通道、14位低功耗、多量程输入模数转换器。此器件需要独立的+5V数字和模拟电源；芯片的数字I/O驱动电路在+2.7V ~ +5.25V的电源下都能正常工作。MAX1338内部集成了一个5MHz时钟和一个2.5V参考电压源，同时也可以通过引脚外接1MHz ~ 6MHz的时钟或+2.0V ~ +3.0V参考电压。使用内部时钟，14位的并行总线提供采样速率具有最大每通道150ksps，四通道同时工作采样速率最大600ksps。芯片偏移误差为: 4LSB，增益误差为 0.1%FSR。MAX1338的四通道输入范围有 10V， 5V， 2.5V和 1.25V四种，若使用外部参考电压，差分输入范围可达 12V到 1.0V。四路输入通道容错能力都可达到 17V。MAX1338有两个起重要作用的激励保持模式：等待模式和省电模式。MAX1338的芯片规格是8mm 8mm 0.8mm，采用56管脚QFN封装，正常工作于 40 C ~ +85 C温度范围。 MAX1338可以胜任多通道数字记录、振动分析、电机控制（3相电压电流和功率测量）和光通信等多种工作。

     引脚排列及说明 MAX1338芯片的引脚排列如图1所示。 图1 引脚排列(略)（1）AVDD（1,7,9,17,19）：模拟电源输入，要求接入+4.75V ~ +5.25V范围的电源。（2）AIN0+和AIN0-，AIN1+和AIN1-，AIN2+和AIN2-，AIN3+和AIN3-（2,3,4,5,10,11,12,13）：分别是通道0~3的差分模拟输入。（3）AGND（6,8,14,16,18,20,28）：模拟地。（4）INTCLK/EXTCLK （15）：时钟模式选择信号。（5）D0-D13（29-42）：转换结果输出并口，其中D0-D7还作为片内配置寄存器的输入并口。（6）DRVDD（43）：数字I/O电源输入，接入电源大小可为+2.7V~+5.25V 。（7）EOC（45）：转换结束输出，低电平有效。EOC变低表示一次A/D转换结束。一个时钟周期后EOC恢复高电平。（8）EOLC（46）：最后转换结束输出，低电平有效，EOLC变低表示最后一次A/D转换结束。当CONVST变低，下一次转换到来时， EOLC重返高电平。（9）RD（47）：读信号输入，低电平有效。置RD＝0，读并行数据线的A/D转换结果。当RD或CS为高时，D0-D13处于高阻态。（10）WR（48）：写信号输入，低电平有效。置WR＝0时，D0-D7数据写入配置寄存器。（11）CS（49）：片选信号输入，低电平有效。（12）CONVST（50）：转换开始输入。CONVST＝1时A/D转换开始，模拟输入信号在CONVST上升沿被采样。（13）CLK（51）：外部时钟输入。CLK允许1MHz到6MHz外部时钟信号。CLK接入外部时钟信号时INTCLK/EXTCLK要置为低电平。内部时钟作用时，连接CLK和DGND，并将INTCLK/ EXTCLK置成高电平。（14）STANDBY（52）：等待模式控制信号输入。STANDBY=1时设备部分掉电，但所有相关参考电路仍处于加电状态。（15）SHDN（53）：省电模式控制信号输入。置SHDN=1，设备将处于完全省电状态。省电模式中，设备的所有电路都掉电，所有的参考电容都将放电。在开始数模转换前，允许1ms 的时间从省电状态唤醒芯片。（16）DVDD（54）：数字电源输入，要求接入+ 4.75V ~ + 5.25V的电源。（17）DGND（55，56）：数字地。（18）DRGND（44）：驱动器地，用于为DRVDD输入滤波。（19）REFADC（21）：ADC参考输入。（20）REFP1，REFP2（22，23）：正极性差分参考端口1和2。REFP1到REFP2短接后，在AGND端接入0.1 F的旁路电容。（21）REFN1，REFN2（26，27）：负极性差分参考端口1和2。REFN1到REFN2短接后，在AGND端接入0.1 F的旁路电容。（22）COM1，COM2（24，25）：共模电压旁路端1和2。COM1和COM2短接后，COM1和COM2分别用1.0 F和0.1 F的旁路电容和AGND连接。

     内部结构 简单工作流程 MAX1338的内部结构如图2所示。它由四个采样保持器(S/H)、一个四通道多路开关(MUX)、一个14位的A/D转换器、一片4 14SRAM、输出驱动器(OUTPUT DRIVERS)、一个配置寄存器(CONFIGURATION REGISTER)和接口控制部分(INTERFACE CONTROL)等组成。 图2 MAX1338内部结构方框图(略) 芯片工作过程首先是CONVST引脚信号启动A/D转换，由内部由采样/保持放大器采样模拟通道输入的差分模拟量，再经多路开关依次送入14位A/D转换器转换成数字量，顺序存入SRAM，最后根据接口控制部分的逻辑，从输出驱动器输出转换结果。配置寄存器用于在转换开始前或开始后设置模拟输入电压的大小。 数字接口 MAX1338数字接口包括两部分：控制I/O部分和并行I/O部分。控制I/O部分包括如下控制信号：片选（CS），读信号（RD），写信号（WR），转换结束（EOC），最终转换结束（EOLC），转换开始（CONVST），掉电（SHDN），等待（STANDBY）和外部时钟信号（CLK）。双向并行I/O部分包含8位（D0-D7）并口为输入范围配置寄存器服务和14位（D0-D13）的转换结果输出。I/O口的工作过程由控制I/O信号的RD，WR和CS来控制执行。当CS＝1或CS＝1时，所有并行I/O位处于高阻态。 两种工作模式的设置 MAX1338有两种低功耗工作模式，省电模式和等待模式。 省电模式：在省电模式中，MAX1338中模拟电路和数字电路掉电，芯片从AVDD输入的电流小于0.06mA，从DVDD输入的电流小于10 A。选择省电模式需要将SHDN引脚置高。处于省电中，若再次启动需要有1ms的唤醒时间虚拟执行一次A/D转换，然后才能开始正常的第一次A/D转换。省电模式由引脚SHDN的高电平触发。 等待模式：等待模式很类似于省电模式，但参考电路始终保持加电状态，从而允许快速唤醒。STANDBY引脚置高触发等待模式状态。进入等待状态后，需要虚拟执行一次A/D转换才能正式进入转换工作。等待模式由引脚STANDBY的高电平触发。

     工作过程 上电复位 上电时，所有通道初始化为 10V输入范围。加电后，有1ms的唤醒时间虚拟执行一次A/D转换，然后才能开始第一次转换工作。 参考电压配置和配置寄存器设置 MAX1338进行A/D转换时，可选用内部基准电压或外部参考电压。内部的基准电压大小为2.5V。选用内部基准时，外部的参考电压输入引脚REFADC必须经由0.001 F的电容接入AGND；若选用外部参考，只需在REFADC接入2.0V~3.0V参考电压即可。A/D转换器的四通道输入范围是可选的，可选的差分输入分别是 VREF 4、 VREF 2、 VREF、 VREF 0.5。因此，采用内部基准输入范围有四种， 10V， 5V， 2.5V和 1.25V。使用外部参考电压，差分输入范围在3.0V电源电压时最大可达 12V（ 3.0V 4），在2.0V电源电压时最小，只有 1.0V（ 2.0V 0.5）。 MAX1338用8位的配置字为每个通道设置输入范围。表1和表2说明了配置字的用法和输入范围的设置。写寄存器之前先置低WR和CS，写配置字到D0-D7，然后将WR置高。配置字会在WR引脚上升沿被锁存，允许在转换开始后的任何时间写配置寄存器，但写入的内容只有在下次转换开始才有效。上电初始化时，配置寄存器全为0，所有通道输入范围最大，即 10V ~ +10V。省电或等待模式不会改变寄存器的内容，而且配置寄存器可以在省电模式或等待模式下重新设置。 表1 ：配置寄存器(略) 表2：输入范围的寄存器设置规则(略) 开始转换 内部时钟模式下，INTCLK/ EXTCLK置高。芯片开始工作时，要将CONVST引脚拉低至少0.1 s（tCONVST）。在CONVST置低时跟踪保持电路获得输入信号。当第一次A/D转换结果有效时 EOC脉冲信号为低电平，而且随后的每次转换结果有效时EOC都置低一次，直到整个转换循环结束。当最后一次转换结果有效时EOLC引脚发出一次负脉冲，见图3所示。 图3 转换周期中读操作的接口信号--外部时钟或内部时钟模式（略） 外部时钟模式下，INTCLK/EXTCLK置低。A/D转换开始前，要将CONVST引脚拉低至少0.1 s（tCONVST）时间段。在CONVST置低时跟踪保持电路跟踪输入信号。CONVST引脚电平上升沿时A/D转换开始。外部时钟由CLK引脚输入。为避免被采样的模拟信号衰减，CLK的第一个脉冲必须保持10 s，直到CONVST上升沿出现为止，外部时钟频率不能小于1MHz。第一次的模数转换结果在时钟的第17个周期才可以有效读取，接下来的模数转换每3个时钟周期进行一次，转换结果有效由EOC和EOLC的负脉冲信号提示。 读取转换结果 转换过程中读取结果： 图3显示了在转换周期中接口信号启动读操作。CS可以在整个RD周期保持低电平状态。A/D转换开始后，在读取第一个结果前需等待EOC负脉冲出现（内部时钟模式下大约3.4 s，外部时钟模式下17个时钟周期）。置低RD读取转换结果，结果此时锁存在并行数字输出总线上。读取完毕置高RD，释放数字总线资源，再次等待EOC引脚的下一个负脉冲信号（内部时钟模式下大约600ns，外部时钟模式下3个时钟周期），读取下一个结果。当最后的转换结果有效时EOLC随同EOC变低，再次进行新的四通道同步A/D转换需要等待三个时钟周期（tQUIET）。 转换结束读取结果： 图4显示了在A/D转换结束后接口信号在读操作时的动作，此时接入的是外部时钟。在转换开始的第26个周期，EOLC下降沿触发CS，RD变低，第一次转换结果送入并行I/O总线，在RD上升沿读取转换结果。RD上连续的负脉冲将导致一连串的转换结果送入总线。4通道读取完毕后将CS置高，释放并行I/O总线。等待三个时钟周期（tQUIET），CONVST再次变低启动下一周期A/D转换工作。 图4 转换结束时读操作的接口信号--外部时钟模式(略)

     接口典型设计 在电力系统测量装置的设计中，需要同时检测A、B、C三相和零相电压，以避免在测量的过程中引入附加的相位差。每个方波需要960个采样点，这样A/D转换器应能进行4通道同时采集，并且转换速率要高于48KHz。MAX1338能满足此要求，并且它的输入范围可选，可以工作在多种不同的数据采样环境。 图5是MAX1338和DSP组成的数据采集系统电路图。DSP控制MAX1338的采集转换操作，CPLD产生片选和启动信号。DSP使用的是TI公司的TMS320VC5402，CPLD是XILINX公司的XC95144XL。 MAX1338采用内置的2.5V参考电压源和内置5MHz时钟，DRVDD引脚采用＋3V电源，ADC的I/O口的输入、输出电压（VIH = 2.4V~3.3V， VIL = 0.3V~0.8V， VOH ≥ 2.2V， VOL ≤ 0.4V）和3.3V电源的TMS320VC5402兼容，因此它们之间可以直接相连。转换结束信号EOC和最终转换结束信号EOLC都与DSP对应的中断信号CS线直接相连。片选信号CS和启动信号CONVST通过CPLD经过地址译码产生，这两个信号需要占用DSP的两个I/O端口。 在本系统中，使用了全部的8个模拟差分输入通道AIN0+ ~ AIN3-。芯片上电后，先写配置寄存器，初始化模拟输入范围。开始A/D转换时，首先向地址“000”写入CONVST启动信号，开始转换进程。每一个输入模拟量转换完成后MAX1338的 引脚产生一次中断信号触发DSP的外部中断1，DSP在响应中断请求后，通过数据总线读入转换结果。四通道全部转换完成后，EOLC引脚产生中断信号触发DSP的外部中断0，提示DSP可以进行下一次四通道A/D转换。 图5 数据采集电路(略)

     结论 MAX1338的I/O接口电源电压可变范围足够宽，使它可以直接接入多种类型的逻辑芯片，可变的输入范围也提高了MAX1338在一些特殊场合的应用价值。芯片的差分模拟输入使得系统的抗干扰能力和可靠性大大增强。 （转自 世界电子元器件）