寄存器是一种常用的时序逻辑电路。有趣的是，这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。例如，4位寄存器74LS75就是由四个D锁存器构成的[图5.3.1]，

     图5.3.1 74LS75的逻辑图而4位寄存器74LS175则是由四个D触发器构成的[图5.3.2]。

     图5.3.2 74LS175的逻辑图4位寄存器CC4076的结构[图5.3.3]要复杂一些，除了四个D触发器外，还有一些控制电路，用来实现异步复位()、三态输出()和保持()等附加功能。输入()则是所有寄存器都有的功能。

     图5.3.3 CC4076的逻辑图移位寄存器除了具有存储功能外，还有移位功能。移位操作在数字系统中是常用的。例如，在运算器中，我们利用移位寄存器将二进制数左移一位或右移一位，就实现了一次乘2运算或除2运算；在串行接口适配器中，我们利用移位寄存器把系统下发的并行数据转换成串行数据发送出去，或把接收进来的串行数据转换成并行数据上交给系统。移位寄存器由触发器级联而成[图5.3.4或图5.3.6]。双向移位寄存器74LS194A除了移位功能（左移、右移）外，还有异步复位（）、保持()和并行输入()等附加功能。

     图5.3.4 用D触发器构成的移位寄存器

     图5.3.6 用JK触发器构成的移位寄存器下面分析一个简单的运算电路[图5.3.9]。这个电路由两块超前进位加法器74283和四块双向移位寄存器74LS194A和组成。其中，两块74283构成一个8位加法器，加法器属于组合逻辑电路；位于加法器上面的两块74LS194A构成一个8位移位寄存器，其并行输出作为加法器的被加数；位于加法器下面的两块74LS194A构成另一个8位移位寄存器，其并行输出作为加法器的加数。

     图5.3.9 例5.3.1的电路时刻，第一个时钟脉冲到达，两个移位寄存器都处于并行输入状态，于是，被加数等于，加数等于，和等于；在时刻，第二个时钟脉冲到达时，两个移位寄存器都处于右移状态，于是，被加数等于，加数等于，和等于；在时刻，只有上面那个移位寄存器有时钟脉冲作用，它处于右移状态，于是，被加数等于，而加数仍等于，和等于；时刻的工作条件与时刻完全相同，于是，被加数等于，而加数仍等于，和等于。