委托交易 - 会员收费标准 - 广告收费标准 - 汇款方式 - 联系我们 - 免责申明 - 行业黑名单 - 型号导航 设为首页 | 加入收藏夹 | 中文版 | 英文版
 
 
打造国内最大的IC交易平台
技术资料 行业资讯 PDF资料 IC价格 IC替换 缩略语 IC供应 IC采购
当前位置： 首页 > 技术资料 > 电子综合 > SoPC与嵌入式系统软硬件协同设计
SoPC与嵌入式系统软硬件协同设计
类别：电子综合  
 
        

    

    

     作 者：上海商学院 唐思章 黄勇 摘要：软硬件协同设计是电子系统复杂化后的一种设计新趋势，其中SoC和SoPC是这一趋势的典型代表。SoPC技术为系统芯片设计提供了一种更为方便﹑灵活和可靠的实现方式。在介绍系统级芯片设计技术的发展由来后，重点介绍SoPC设计系统芯片中的软硬件协同设计方法，并指出它比SoC实现方式所具有的优势。 关键词：嵌入式系统 软硬件协同设计 片上可编程系统(SoPC) 1 概述

    

     20世纪90年代初,电子产品的开发出现两个显著的特点：产品深度复杂化和上市时限缩短。基于门级描述的电路级设计方法已经赶不上新形势的发展需要，于是基于系统级的设计方法开始进入人们的视野。随着半导体工艺技术的发展，特别是超深亚微米(VDSM,

    

     图1软硬件协同设计平台的组成 2.5　软硬件协同设计流程 面向SoPC的软硬件协同设计流程从目标系统构思开始。对一个给定的目标系统，经过构思，完成其系统整体描述，然后交给软硬件协同设计的开发集成环境，由计算机自动完成剩余的全部工作。一般而言，还要经过模块的行为描述、对模块的有效性检查、软硬件划分、硬件综合、软件编译、软硬件集成、软硬件协同仿真与验证等各个阶段。软硬件协同设计流程如图2所示。其中软硬件划分后产生硬件部分、软件部分和软硬件接口界面三个部分。硬件部分遵循硬件描述、硬件综合与配置、生成硬件组建和配置模块；软件部分遵循软件描述、软件生成和参数化的步骤，生成软件模块。最后把生成的软硬件模块和软硬件界面集成，并进行软硬件协同仿真，以进行系统评估和设计验证。

     　

     图2软硬件协同设计流程 3 SoPC的软硬件协同设计的优势 同SoPC相比，SoC具有如下缺点：首先，使用ASIC的试制和流片风险大、成本高、成功率不高，一旦制片后就不能再进行修改。其次，使用ASIC设计芯片系统时，由于微控制器、功能模块等IP是根据目标系统性能进行选择的，一旦选定，所选择的IP的性能就不能再修改，也就基本上决定了目标系统的性能，使得目标系统的性能优化空间相当狭窄，同时也使得设计完成后的目标系统的硬件升级变得不可能。再有，就是这种方式的硬件设计只能是流于拼装和连接选定的硬件系统结构，指令不可更改，根据指令系统来进行编程。设计人员的创造发挥自由度狭小，限制了人的能动性在设计中应有的作用。 SoPC的可编程特性对这些问题没有限制。SoPC技术在电子设计上给出了一种以人的基本能力为依据的软硬件综合解决方案；同时涉及到底层的硬件系统设计和软件设计，在系统化方面有了广大的自由度。开发者在软硬件系统的综合与构建方面可以充分发挥创造性和想象力，使得多角度、多因素和多结构层面的大幅度优化设计成为可能，使用其可编程特性与IP核相结合，可以快速、低廉地开发出不同的协处理器，从而真正实现硬件编程、升级和重构。随着FPGA制造工业的发展，这种优势将会更加明显。 4 支持SoPC软硬件协同设计的工具 1） Cadence Virtual Component Codesign (VCC) 第一个为IP复用所设计的工业系统级HW/SW co-design开发平台环境。在早期设计时就可以确认软硬件划分的临界体系结构。它通过电子供给链进行交流和交换设计信息，为系统库和SoC提供必要的框架。 2） System C 一种通过类对象扩展的基于C/C++的建模平台，支持系统级软硬件协同设计仿真和验证，是建立在C++基础上的新型建模方法，方便了系统级设计和IP交换。在System C语言描述中，最基本的构造块是进程。一个完整的系统描述包含几个并发进程，进程之间通过信号互相联系，且可以通过外在时钟确定事件的顺序和进程同步。System C源码可以用来综合硬件,把System C写的硬件描述综合成门级网表，以便IC实现或综合成一个Verilog HDL；或VHDL的RTL描述，以便FPGA综合。用System C开发的硬件模型可以用标准的C++编译器来编译,经编译后形成一个可执行的应用程序,设计人员可以通过console来观察系统的行为,验证系统功能和结构。 3） 美国Altera公司的Quartus II软件 集成良好的工具。它具有不寻常的综合结构及平面规划和布局布线能力，可以进行时序和资源优化；强有力的验证功能是业内惟一支持在系统更新RAM/ROM和常量的软件，可以方便地在系统执行试验而不必重新编译设计或重新配置FPGA的其余部分，大大减小了设计周期；容易使用，保持了可编程逻辑器件领域上的性能领导地位。作为系统生成工具的SoPC Builder，集成在Quartus II软件的所有版本中。SoPC Builder提高了FPGA设计人员的工作效率。以其新特性及面向SoPC Builder知识产权的IP内核，设计人员采用PCI接口和DDR/DDR2外部存储器，可以迅速生成系统，进行引脚分配，提高设计集成度和可重用性。 结语 软硬件协同设计作为系统级设计的支持技术，理论上和技术上还在不断地发展和完善中。研究开发功能强大的软硬件协同设计平台，是这一技术逐渐走向成熟的标志，而基于FPGA实现的SoPC技术，比基于ASIC实现的SoC技术提供了一种更灵活而成本低廉的系统级芯片设计方式。国内外都在研发支持SoPC技术的软硬件协同设计平台。在国内，这方面的研究开发已经展开并取得了初步的成果。北京大学计算机系杨芙清院士和程旭教授等人，已经开发成功国内第一个微处理器软硬件协同设计平台；上海嵌入式系统研究所开发的基于FPGA实现处理器的ECNUX开发平台，1.0版本已经完成，功能强大的2.0版本正在开发过程中。在不久的将来，随着软硬件协同设计技术研究的深入，支持FPGA设计实现的功能强大的软硬件协同设计平台将会出现，并加速推进嵌入式系统的设计开发进程。 参考文献 1 潘松，黄继业，曾毓. SoPC技术实用教程. 北京：清华大学出版社，2005 2 徐欣,于红旗,易凡,等. 基于FPGA的嵌入式系统设计. 北京：机械工业出版社，2005 3 (美)Rochit Raj Suman. SystemOnChip：Design and Test. 于敦山,盛世敏,田泽,译. 北京：北京航空航天大学出版社，2003 4 郭鹏飞. SoC设计中的软硬件协同设计. 中国电子站，2005\02\11

    

    

    

 
 
客服热线
0755-26000950 0755-26007355
相关技术资料