功率及性能优化的DRAM正在抢夺SRAM的风头。

    随着添加到系统设计中的功能的增加，以及所要求的代码和数据RAM容量成比例、甚至更可能的按指数规律的增长，DRAM相比于SRAM的每比特成本优势变得更加难以忽略（如图1）。为了确定从采用SRAM转变到DRAM是否有意义，可能首先需要回顾一下当初选择SRAM的缘由。也许你并不希望仅仅是对DRAM的多元地址总线、刷新要求及存取冲突规避、随机与顺序模式下的可变周期或者其它特性进行争论。现在有了好消息：最新一代的PSRAM（pseudo-RAM,伪SRAM）DRAM的表现看上去与那些他们试图取代的SRAM越来越相象。

    图1 主要的幻想家们热情洋溢地预言SRAM的最终消亡。但也许这是因为作为该数据来源的DRAM厂商在这种预言实现上具有既得利益。（数据来源Micron Technology）

    功率消耗方面的考虑可能会促使大家在最初选择SRAM而不是DRAM。毕竟SRAM的存储单元中不需要加入一个的电荷储存电容，由于其总是在不断泄露因此需要周期性地对它进行刷新，这就增加了存储器待机电流的消耗。努力获得最低的待机电流也是促使SRAM单元结构从四晶体管双电阻器向当今占主导地位的六晶体管单元结构转变的主要动因之一。尽管在采用现代深亚微米光刻技术和更低的供电电压之下，一个SRAM单元中所有晶体管合并起来的泄漏电流和DRAM待机电流消耗之间的差距还是在缓慢而确定地缩小着。请记住，DRAM和SRAM之间的功率消耗差别也许在纸面上——如进行元件数据表对比分析时，比在实际应用中——如需要将多SRAM阵列添加到系统中以达到单片DRAM存储密度要求时，更有意义。

    功率性能优化的DRAM可以实现对器件整体或某个部分关闭刷新操作。例如，当存储器作为一个经常更新的视频缓冲器时，可能根本就不需要刷新。在要求高性能的应用中，存储器只在很小比例的时间内处于待机模式，因此比较SRAM和DRAM之间待机功耗的差别在很大程度上显得没有意义。DRAM的低价也许是吸引人的一个方面，不过其在面对阿尔法粒子和宇宙射线轰击时表现出的比SRAM更高的可靠性可能最终会成为选择它的一个更具吸引力的原因。DRAM存储单元比SRAM锁存器更高的电容意味着DRAM对于外来离子辐射注入电荷造成的比特翻转有更强的抵御能力。DRAM单元的可靠性认知设计可以进一步改善其抗辐射容限，而系统级校验和EDAC（错误检测及校正）将存储器子系统的可靠性提升到更高的水平。

     那么在速度方面SRAM不是仍然保持优势吗？的确如此。从根本上说，对一个主动晶体管锁存器进行存取比读或写一个被动存储电容器更快。DRAM的以成本为核心、不断缩减芯片尺寸的选择造成了两种技术之间整体性能的差别，如果加入更大的感应放大器、大量的小型子阵列以及进行其它结构改造，DRAM速度就可以变得与 SRAM几乎一样快，不过这样一来其与SRAM之间相比有利的价格差异就消失了。因此我们考虑问题的底线是，随着光刻线宽的减少，DRAM自然地越来越快，而且对于数量不断增长的应用来说，它已经足够快了，这才是真正应该关心的。

    慢慢品味

     DRAM制造商们多年以来不断表达着其对非PC市场的兴趣，但是只要PC市场仍然大量“消化”着供应商们制造出的各种芯片，DRAM厂商们就不必将各种“谈论”付诸行动，为适应其他应用而去“剪裁”他们的产品。在此之前，大家都是在厂商们为基于PC应用的芯片规范和封装形式基础上进行微小的调整。这种方法的优点就是可以使得你能够从PC市场大批量需求的成本效益中获益；而缺点则是你最终只能得到勉强满足特定需求的芯片。

    与高速SRAM厂商分化为两个对立阵营（QDR联盟和SigmaRAM联盟）非常类似，PSRAM供应商们也已经被划分为两个联盟，当然也有像Hynix这样的例外，至少在目前看来它还满足于独立发展自己的架构。CellularRAM协作开发团队最初由Infineon和Micron Technology组成，Cypress Semiconductor于2002年9月加入。2003年5月，该联盟宣布Infineon可以提供16-Mbit和32-Mbit器件样品，Micron也正在研制不同的32-Mbit和64-Mbit器件的样品，而Cypress计划在明年付运第一批样品。CellularRAM与异步SRAM兼容，采用48凸点的BGA封装；某些存储密度的产品也采用54凸点的扩展集特性封装，在读写操作中支持NOR闪存兼容的页面模式和全同步突发模式。

    与之竞争的联盟COSMORAM（Co-mmon Specifications for Mobile RAM,移动RAM通用规范）是2003年2月出现的，它由富士通、NEC和东芝组成。Integrated Silicon Solution公司也追捧符合COSMORAM规范的PSRAM。这三家公司的合作关系始于1998年末在“闪存加SRAM”多芯片架构领域的合作，COSMORAM是这种多阶段合作的最新产物。2002年春季，他们将其合作关系扩展到了页面模式SRAM以及包含这种SRAM的多芯片堆叠器件领域，而COSMORAM成为了扩展合作的继续，它加入了对同步PSRAM的支持，但是遗憾的是，其在引脚分配和其它方面与CellularRAM不兼容。

    富士通改进了其具有32-bit数据总线、64-Mbit页面模式的基于FCRAM（fast-cycle-RAM）的器件，以及其32-Mbit、16-bit总线的FCRAM器件来满足COSMORAM规范，而且不久前，该公司宣布推出了128-Mbit PSRAM。富士通将该器件称为“Mobile FCRAM”以强调其低功耗特性，而该公司的产品系列中还包括传统的异步16-Mbit和32-Mbit存储器。富士通最初开发的FCRAM，顾名思义，是为了满足高性能的应用。高度分区的FCRAM阵列也体现了功耗方面的优势，特别是在为了满足不确定的存取请求而只需要激活部分必要阵列的情况下。

    尽管CellularRAM和COSMORAM在细节上存在差别，它们之间还是存在大量概念共通性。它们不需要外部控制而是由内部处理阵列刷新操作，你也不必关心正在进行存取操作的位置上是否正在同时进行刷新。最低限度上，你可以为了达到尽可能低的功耗而关闭刷新操作；通常将这种模式称为深度断电。某些芯片还支持刷新阵列某一部分的能力，甚至可以根据当前环境操作温度调整刷新率，因为存储电容在发热时会更快地释放电荷。对于某些器件，系统处理器需要使用存储器外部的电路来确定温度，然后将一个值写入PSRAM寄存器，而一些更先进的PSRAM集成了温度监视和刷新率调整功能。

    速度竞赛者

    也许并不令人吃惊，两个对立的阵营也已经显露出为超高速DRAM的未来而竞争的姿态。与低功耗PSRAM领域的激烈竞争一样，两大阵营的组成中包含许多相同的参与者。富士通是开发快速 DRAM的先驱者之一。该公司的高速FCRAM已有多元和非多元多种产品供货，其具有类SRAM的地址总线。其它可以替代富士通高速FCRAM的产品包括Ramtron的现已停产的EDRAM及同步ESDRAM，NEC的几乎废止的Virtual Channel DRAM，以及MoSys的MDRAM——MDRAM作为嵌入存储器比作为分立器件更为成功，但作为一个特殊的例外，MDRAM在Nintendo的GameCube中以嵌入和分立两种形式被采用。

    但是，至少就目前状况来说，富士通满足于提供FCRAM技术的授权，东芝以及三星也在关注该技术的低功率应用的同时举起了高速的火炬。高度分割的FCRAM阵列不仅有利于使主动电流消耗最小化，而且有利于通过缩短内部地址和数据路由线路，以及采用可以同时对处于内部进程不同点进行多重存取的多级流水线来实现快速读写。东芝的第一代网络FCRAM扮演了扩展集DDR-1 SDRAM的角色，它可以在更高的随机存取速度下操作但是保留了其前期产品的I/O接口和结构，以及一个统一的双向数据选通。

    第二代网络FCRAM-II器件，以东芝最近宣布的288-Mbit器件为例，加入了包含奇偶校验的9-bit、18- bit和36-bit I/O结构选项，十分适合于网络应用，并且该技术的支持者声称由于过渡到了双重单向选通，使得其在高速系统设计中更便于应用。相应于这些结构调整，这些部件以高于333MHz的时钟速率运行并具有低至20 ns的随机存取时间。FCRAM的倡导者不仅展示该存储器的快速随机存取性能，而且还宣扬其高总线效率，以及在相同频率下比DDR-I SDRAM低约15%的功耗。东芝计划在2004年初期提供一款512Mbit网络FCRAM-I器件并在2005年早期发布576Mbit的FCRAM-II升级产品。

    RLDRAM技术（ reduced-lateney DRAM）是Infineon和Micron Technology开发的，与FCRAM相比它进入市场较晚，但是支持者声称其额外的开发时间是有价值的，这使得他们得到了一个优秀的方案。FCRAM-II达到乃至超越了许多第一代 RLDRAM的性能，特别是在总线带宽和读写速度方面。与FCRAM不同，RLDRAM提供多元（仅用于RLDRAM-II）和非多元（用于两代RLDRAM产品）两种变种；多元选项使设计者能够构建引脚更少的封装形式，而非多元选项改进了地址总线，因而改善了存取效率（见表2）。

    RLDRAM-II还加入了具有用户可编程阻抗的片上终止、一个片上DLL，以及可选的分立数据输入和输出总线。分离总线特性使人想起QDR SRAM和Sigma-RAM，它们也包含分立的数据输入和输出总线。所有这些特性增大了裸芯片的尺寸和引脚数目，从而提高了裸芯片自身以及包封其的封装成本，不过RLDRAM供应商们在宣传中更多提及该器件的结构优点，而不是其更高的价格。他们还宣称竞争的FCRAM低成品率会抵消其更小裸芯片尺寸的优点。根据其计划预测跟踪记录，RLDRAM-II厂商们十分乐观地估计将在2003年底推出首款硅产品，该器件工作频率将为400 MHz，并且具有类似FCRAM的20 ns的随机存取周期。

    常规开发

    请注意，与PSRAM不同，采用FCRAM和RLDRAM时，设计者需要负责外部控制DRAM刷新并处理任何刷新处理中的冲突。IP（知识产权）提供商——例如拥有Datahahn产品线的Denali Software，以及芯片供应商——例如Altera和Xilinx，提供的存储器控制器设计缓解了这种规定的限制。然而，它为设计者考虑更主流的DRAM架构开启了大门。以短迹线点对点配置的DDR SDRAM，例如应用于图形处理电路上的器件，现在的工作频率可以达到500 MHz，这相当于每引脚1Gbps的峰值传递速率，并且制造商们正在开发更快速的DDR-II版本。随机存取周期比脉冲串低得多，不过如果设计的存储器存取模式是高度可预测的，这些芯片就可以为应用提供最优的性价比。

    Rambus的支持者也希望RDRAM在未来的系统设计中占有一席之地，对于高速版本的Direct RDRAM及其下一代XDR DRAM（此前以其Yellowstone编码名称闻名）来说都是如此。只有时间能够证明合作伙伴Elpida、三星和东芝是否能够在2004年上半年按计划提供首款XDR硅产品，这取决于器件的性能和价格是否能够与今天的宣传相符，以及了解该公司喧嚣的PC往事而希望规避系统风险的工程师们是否愿意再给这种技术成功应用的机会。目前计划的XDR芯片最初将以具有16-bit数据总线的512-Mbit存储密度形式出现，并具有6.4或8 Gbytes/s的峰值数据传输速率以及相应的40 ns或32 ns行周期。

    我对是否考虑采用主流高性能DRAM的建议，也适用于通常缺乏芯片上刷新控制器和其它PSRAM电路的LPDRAMS（Low-power DRAMs）。无论如何，这些省略意味着芯片可以以更高密度工作并具有比PSRAM替代品更低的每比特成本。Infineon和Micron显然都热衷于为他们的合作计划赋予一个富于想象的市场名称，他们正在同步开发其各自的被Micron称为Mobile DRAM的技术（Infineon称其为MobileRAM）。

    许多本文中提到的其他公司，以及象Elpida这样的其他大型DRAM供应商也在开发优化的低功率SDRAM变种产品，它们或多或少地符合出自JEDEC标准化工作的早期标准草案。最低程度上，在调研各种选择时，你将有可能发现与面向PC的产品相比可以更低电压运行并具有更小的电流消耗、但可能以较低速度运行的芯片。还可能发现具有自刷新功能，以及关闭整个芯片刷新的深度断电模式的产品。某些器件支持更精细的对存储器件局部的刷新；其它器件可能允许根据环境温度控制刷新速率；还有少数器件甚至可能集成温度传感器，正如其PSRAM产品所做的那样。我建议在圈定优胜者之前，应该在应用中广泛地为各种可选的存储器产品建模。许多厂商以Verilog和VHDL格式提供功能模型，而且Denali Software的SOMA模型提供了一个业界验证的公正选择方法。