高集成度型CB-90M的逻辑门数最多达到1亿门。高速型CB-90H的门延迟时间为10.2ps（2个输入NAND门，扇出数为2）。低功耗型CB-90L的功耗为2.7nw(每1MHz工作的门，电源电压1.0V)。与最小特征尺寸为0.130μm、栅长0.095μm的现行一代单元基LSI（CB-130系列）相比，门数增加约1.9倍，延迟时间缩短约2/3，功耗减少约40%。CB-90系列单元基LSI2003年3月开始接受订货，批量生产预定从第三季度开始。

　　LSI设计环境准备采用C语言的设计环境，支持系统设计到GDSII格式。

　　C语言设计环境与RTL为基础的设计方法相比，可使设计时间缩短大约一半。RTL为基础的设计方法从规格设计、硬件设计、软件设计、系统验证到系统评估， 需时大约14个月，而以C语言为基础的设计，可缩短到大约7个月。再者，应用C语言的设计环境，也可用于CB-130系列等的现行一代产品。

　　CB-90系列作为制造方法的设计基准，采用日本国内的标准方法共同开发企业ASPLA（尖端SoC基础技术开发）的基准。据说，将来要使之能够纳入依据ASPLA的、用其他的ASIC Bender的宏单元。