LVDS (低电压差分信号)是一种能满足超高速数据传输的新技术，它具有低电压、低辐射、低功耗、低成本和内含时钟等优点，尤其适用于有一定传输距离要求的低功耗高速数据传输。由于用LVDS接口传输信号必须先进行LVDS和TTL的转换，所以在LVDS接口处使用专用LVDS收发器芯片不仅提高了成本，而且增大了PCB板的面积；而用千兆网卡传输则需要使用帧同步字，并且在接收端需要对接收到的数据进行同步字校验。为此，本文在全彩LED控制系统信号传输中采用了与高速时钟采样进行同步接收的LVDS传输方案，从而省去了同步字和控制信号，且增加了板子的集成度，并使整个系统信号传输稳定，成本降低。

1 基于LVDS的数据传输硬件设计

1.1 全彩LED控制系统

全彩是指显示屏上每像素的颜色显示采用24bit，共显示16 777 216种颜色。而现今许多图形显示只支持8 bit颜色值，只能显示256种颜色。本设计的全彩LED屏可与计算机VGA显示屏实时同步输出显示，并可任意播放图片、文字、广播、电视、录像、VCD以及各种三维动画。此外还能完全适应户外各种恶劣性环境(如防腐，防水，防潮，防雷，抗震等)。LED屏的显示采用1024×768像素，数据量为1024×768×60(帧)×24=1132462080 bit，每个扫描板能控制128×128像素，所以完整显示A板的数据需要8×6=48块扫描板，A板的LVDS信号一共使用6路，每路四对(CLOCK+R-C-BDATA(3对))；B板则使用两路，一路输入，一路输出，每路都由(CLOCK+R-G-BDATA (3对))构成。图1所示是A板和B板的连接示意图，其中A板为数据分发板，B板为扫描板。

1.2 LVDS信号传输连接电路

图2为RJ45_2接口电路连接图。使用LVDS信号传输时，在接收端应有4个100Ω的匹配电阻与差分线阻抗相匹配，以减少阻抗不匹配所导致的共模噪声增加和电磁干扰(EMI)。值得注意的是，在走线时，差分线的长度应该保持一致，且差分线应彼此尽量靠近以减少反射，并应尽量减少信号路径中的过孔数量与阻抗的不均匀，此外，还要把LVDS和TTL信号层分开以防止串扰。

图3为FPGA的连接电路。本全彩LED控制系统之所以选用FPGA作为测试平台，其原因首先是FPGA可以快速转向最终原型，其次是它的可再编程能力强，可以通过软件而不是硬件来满足设计的改进，而最重要的一点则是因为FPGA提供了大量的资源，包括SDRAM驱动、ZBT SRAM驱动和快速传输逻辑接口(LVDS)等。EP2C5Q208C8一共有208个管脚，分成4个BANK，BANK1的I／O接口用于差分信号线，BANK2上的I／O接口与SDRAM相连接，BANK3和BANK4用来连接LED显示屏的数据和控制信号。

2 基于LVDS的传输软件

硬件电路连好之后，便可用VHDL语言编写相应的测试代码。可通过计数器生成RGB数据信号，然后把数据从FPGA经差分线输出，再经过10米长的双绞线输入到FPGA，从而检验LVDS信号传输的稳定性，其示意图如图4所示。部分VHDL代码如下：

图5所示是用逻辑分析仪观察到的波形图。从图5可以看出，通过LVDS信号线可使此系统在10米处稳定地传输100 Mbps的信号。

3 结束语

高速信号传输对PCB板上信号的稳定性要求越来越高，为此，本文给出了用LVDS信号进行高速数据传输的方案，并已成功完成测试。结果表明：在10米传输距离上，该方案可以稳定地传输高达100 MBps的数据信号，成本低，功耗低和集成度高。