| EDA中的状态控制器设计技巧分析 |
| 类别:EDA/PLD |
| (1)在状态控制器KZQ中,利用状态机的设计方法简化了设计。
(2)在数据装载器ZZQ的设计中,利用三个装载信号的组合LD_8888&LD_DONE&LD_CLK赋给变量TEMP,巧妙地解决了装载数据的选择问题。 (3)在烹调计时器JSQ的设计中,利用两个减法十进制计数器和两个减法六进制计数器的串级组合,非常简便地实现了59′59″数之间的计时和初始数据的装载。同时在减法十进制计数器和减法六进制计数器的第二个进程中(详见下面列出的程序段),通过引入CLK的上升沿,消除了进位信号CQI的毛刺。
|
相关技术资料
- 移动Agent在D..
- 2008-1-21
- 分布式运算单元的原..
- 2007-8-9
- FPGA作为协处理..
- 2007-8-9
- 利用MATLAB增..
- 2007-8-7
- 基于EPLD的PC..
- 2007-8-7
- 现代可编程计算机控..
- 2007-8-9
- FPGA在多进制正..
- 2007-8-9
- 用PLC实现的蜂窝..
- 2007-7-29
- 基于FPGA的FI..
- 2007-8-9
- 伪随机序列及PLD..
- 2007-8-7
- 视频窗口控制器设计
- 2007-7-29
- SDRAM接口的V..
- 2007-8-9
- 用CPLD实现FI..
- 2007-8-9
- 容错系统中的自校验..
- 2007-7-29
- 一种用VHDL设计..
- 2007-8-9
- 高密度在系统可编程..
- 2007-8-9
- VHDL设计中电路..
- 2007-8-9
- 用在系统可编程模拟..
- 2007-8-9
- DSP+FPGA实..
- 2007-8-9
- 基于FPGA技术的..
- 2007-7-29



